System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其制备方法技术_技高网

半导体结构及其制备方法技术

技术编号:40605896 阅读:3 留言:0更新日期:2024-03-12 22:12
本公开提供一种半导体结构及其制备方法,制备方法包括:提供基底,所述基底包括浅沟槽隔离结构及被所述浅沟槽隔离结构限定的有源区;在所述有源区表面形成沟道层;去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层,暴露出部分所述有源区;在所述有源区暴露的表面形成绝缘层。本公开实施例提供的半导体结构的制备方法在形成沟道层后去除沟道层厚度较薄的边缘部分,并利用绝缘层进行填充,形成厚度均一高质量的沟道层,大大提高了半导体结构的性能,扩大了以硅锗材料为沟道的半导体结构的适用范围。

【技术实现步骤摘要】

本公开涉及集成电路领域,尤其涉及一种半导体结构及其制备方法


技术介绍

1、随着新兴技术的崛起,迫切的需要一种低耗能、体积小、高效率能满足电池供电的芯片技术,采用sige材料作为沟道(channel),可助力新兴技术力量崛起。

2、si的晶格常数为0.543nm,ge的晶格常数为0.567nm,二者相差4.17%,因此,纯si中引入ge元素会形成带有应力的sige材料。硅锗(sige)材料随ge元素的密度变化,禁带宽度可以改变,易于形成异质结构;同时,硅锗(sige)材料的电子和空穴迁移率均比si高,采用硅锗(sige)材料作为沟道有助于提高器件沟道的空穴迁移率。

3、但是,在一些半导体工艺中,采用硅锗(sige)材料形成的硅锗(sige)层存在结构缺陷,无法满足要求。


技术实现思路

1、本公开所要解决的技术问题是,提供一种半导体结构及其制备方法,其能够克服沟道层的结构缺陷,形成厚度均一的沟道层。

2、本公开实施例提供一种半导体结构的制备方法,包括:提供基底,所述基底包括浅沟槽隔离结构及被所述浅沟槽隔离结构限定的有源区;在所述有源区表面形成沟道层;去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层,暴露出部分所述有源区;在所述有源区暴露的表面形成绝缘层。

3、在一实施例中,在所述有源区表面形成沟道层的方法包括:沉积硅锗材料,以在所述浅沟槽隔离结构表面及所述有源区表面形成硅锗材料层;刻蚀所述硅锗材料层,直至所述浅沟槽隔离结构表面被暴露。

4、在一实施例中,在沉积硅锗材料步骤中,在所述浅沟槽隔离结构表面沉积的硅锗材料层厚度小于在所述有源区表面沉积的硅锗材料层厚度。

5、在一实施例中,在刻蚀所述硅锗材料层的步骤中,所述有源区表面的硅锗材料层被减薄。

6、在一实施例中,循环沉积所述硅锗材料及刻蚀所述硅锗材料层的步骤,直至在所述有源区表面形成具有设定厚度的所述硅锗材料层,在所述浅沟槽隔离结构的表面无所述硅锗材料层。

7、在一实施例中,去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层的方法包括:在所述浅沟槽隔离结构及所述沟道层表面形成掩膜层;图案化所述掩膜层,形成第一窗口,所述第一窗口暴露出所述交界区域的所述沟道层;以所述掩膜层作为掩膜去除所述沟道层。

8、在一实施例中,在所述有源区暴露的表面形成绝缘层的步骤包括:以所述第一窗口作为工艺窗口,在所述有源区暴露的表面形成所述绝缘层;减薄所述掩膜层及所述绝缘层,至所述沟道层被暴露,所述浅沟槽隔离结构表面剩余的掩膜层被保留作为补充层。

9、在一实施例中,去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层的步骤包括:过刻蚀所述有源区形成凹槽;在形成所述绝缘层的步骤中,所述绝缘层填充在所述凹槽内。

10、在一实施例中,所述绝缘层表面低于所述沟道层表面,所述方法还包括如下步骤:形成补充层,所述补充层覆盖所述浅沟槽隔离结构及所述绝缘层表面,并与所述沟道层表面平齐。

11、本公开实施例还提供一种半导体结构,其包括:基底,所述基底包括浅沟槽隔离结构及被所述浅沟槽隔离结构限定的有源区;沟道层,设置在所述有源区中部的表面;绝缘层,设置在所述浅沟槽隔离结构与所述沟道层之间,且覆盖所述有源区外围的表面。

12、在一实施例中,所述绝缘层的底表面低于所述有源区的顶表面,所述绝缘层的顶表面与所述浅沟槽隔离结构的顶表面平齐,所述绝缘层的顶表面低于所述沟道层的顶表面。

13、在一实施例中,还包括补充层,所述补充层覆盖所述浅沟槽隔离结构及所述绝缘层的顶表面。

14、在一实施例中,所述绝缘层的底表面低于所述有源区的顶表面,所述绝缘层的顶表面与所述沟道层的顶表面平齐。

15、在一实施例中,还包括补充层,所述补充层覆盖所述浅沟槽隔离结构的顶表面,所述补充层的顶表面与所述绝缘层的顶表面平齐。

16、在一实施例中,所述绝缘层的材料与所述浅沟槽隔离结构的材料相同,所述补充层的材料与所述绝缘层的材料不同。

17、本公开实施例提供的半导体结构的制备方法在形成沟道层后去除沟道层厚度较薄的边缘部分,并利用绝缘层进行填充,形成厚度均一高质量的沟道层,大大提高了半导体结构的性能,扩大了以硅锗材料为沟道的半导体结构的适用范围。

本文档来自技高网...

【技术保护点】

1.一种半导体结构的制备方法,其特征在于,包括:

2.根据权利要求1所述的半导体结构的制备方法,其特征在于,在所述有源区表面形成沟道层的方法包括:

3.根据权利要求2所述的半导体结构的制备方法,其特征在于,在沉积硅锗材料步骤中,在所述浅沟槽隔离结构表面沉积的硅锗材料层厚度小于在所述有源区表面沉积的硅锗材料层厚度。

4.根据权利要求3所述的半导体结构的制备方法,其特征在于,在刻蚀所述硅锗材料层的步骤中,所述有源区表面的硅锗材料层被减薄。

5.根据权利要求4所述的半导体结构的制备方法,其特征在于,循环沉积所述硅锗材料及刻蚀所述硅锗材料层的步骤,直至在所述有源区表面形成具有设定厚度的所述硅锗材料层,在所述浅沟槽隔离结构的表面无所述硅锗材料层。

6.根据权利要求1所述的半导体结构的制备方法,其特征在于,去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层的方法包括:

7.根据权利要求6所述的半导体结构的制备方法,其特征在于,在所述有源区暴露的表面形成绝缘层的步骤包括:以所述第一窗口作为工艺窗口,在所述有源区暴露的表面形成所述绝缘层;

8.根据权利要求1所述的半导体结构的制备方法,其特征在于,去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层的步骤包括:过刻蚀所述有源区形成凹槽;在形成所述绝缘层的步骤中,所述绝缘层填充在所述凹槽内。

9.根据权利要求8所述的半导体结构的制备方法,其特征在于,所述绝缘层表面低于所述沟道层表面,所述方法还包括如下步骤:

10.一种半导体结构,其特征在于,包括:

11.根据权利要求10所述的半导体结构,其特征在于,所述绝缘层的底表面低于所述有源区的顶表面,所述绝缘层的顶表面与所述浅沟槽隔离结构的顶表面平齐,所述绝缘层的顶表面低于所述沟道层的顶表面。

12.根据权利要求11所述的半导体结构,其特征在于,还包括补充层,所述补充层覆盖所述浅沟槽隔离结构及所述绝缘层的顶表面。

13.根据权利要求10所述的半导体结构,其特征在于,所述绝缘层的底表面低于所述有源区的顶表面,所述绝缘层的顶表面与所述沟道层的顶表面平齐。

14.根据权利要求13所述的半导体结构,其特征在于,还包括补充层,所述补充层覆盖所述浅沟槽隔离结构的顶表面,所述补充层的顶表面与所述绝缘层的顶表面平齐。

15.根据权利要求12或14所述的半导体结构,其特征在于,所述绝缘层的材料与所述浅沟槽隔离结构的材料相同,所述补充层的材料与所述绝缘层的材料不同。

...

【技术特征摘要】

1.一种半导体结构的制备方法,其特征在于,包括:

2.根据权利要求1所述的半导体结构的制备方法,其特征在于,在所述有源区表面形成沟道层的方法包括:

3.根据权利要求2所述的半导体结构的制备方法,其特征在于,在沉积硅锗材料步骤中,在所述浅沟槽隔离结构表面沉积的硅锗材料层厚度小于在所述有源区表面沉积的硅锗材料层厚度。

4.根据权利要求3所述的半导体结构的制备方法,其特征在于,在刻蚀所述硅锗材料层的步骤中,所述有源区表面的硅锗材料层被减薄。

5.根据权利要求4所述的半导体结构的制备方法,其特征在于,循环沉积所述硅锗材料及刻蚀所述硅锗材料层的步骤,直至在所述有源区表面形成具有设定厚度的所述硅锗材料层,在所述浅沟槽隔离结构的表面无所述硅锗材料层。

6.根据权利要求1所述的半导体结构的制备方法,其特征在于,去除所述浅沟槽隔离结构与所述有源区交界区域的所述沟道层的方法包括:

7.根据权利要求6所述的半导体结构的制备方法,其特征在于,在所述有源区暴露的表面形成绝缘层的步骤包括:以所述第一窗口作为工艺窗口,在所述有源区暴露的表面形成所述绝缘层;

8.根据权利要求1所述的半导体结构的制备方法,其特征在于,去除所述浅沟槽隔离结构与所述有...

【专利技术属性】
技术研发人员:王同辉
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1