【技术实现步骤摘要】
技术介绍
1、随着集成电路中的器件的临界尺寸缩小到了常用存储单元技术的极限，设计者一直期望用于对多个存储单元平面进行堆叠，以实现更大的存储容量并且实现更低的每比特成本的技术。3dnand存储器装置是堆叠了多个存储单元平面以实现更大的存储容量并实现更低的每比特成本的示例性装置。
技术实现思路
1、本公开内容描述的实施例总体上涉及3d nand存储器装置的双层级结构(dualdeck structure)，其具有在双层级结构的上层级和下层级之间的改善重叠裕量。
2、根据本公开内容的一方面，提供了一种半导体装置。该半导体装置包括半导体层上方交替的第一字线层和第一绝缘层的第一堆叠体。第一堆叠体包括第一阵列区域和与第一阵列区域相邻的第一阶梯区域。第一沟道结构从半导体层延伸穿过第一堆叠体的第一阵列区域。交替的第二字线层和第二绝缘层的第二堆叠体在第一堆叠体上方。第二堆叠体包括所述第一阵列区域上方的第二阵列区域以及与所述第二阵列区域相邻并位于所述第一阶梯区域上方的第二阶梯区域。第二沟道结构从第一沟道结构延伸穿过第二堆叠体的第二阵列区域。相对于其他第一绝缘层最接近所述第二堆叠体放置的特定第一绝缘层的厚度是所述其他第一绝缘层的平均厚度的至少两倍和所述第一阵列区域中的所述第一字线层的平均厚度的至少一倍之和。
3、在一些实施例中，所述第一堆叠体的所述第一阵列区域中的所述第一字线层的数量小于所述第一堆叠体的所述第一阶梯区域中的所述第一字线层的数量。
4、在一些实施例中，
5、在一些实施例中，缝隙结构从所述半导体层延伸穿过所述第一堆叠体和所述第二堆叠体。
6、在一些实施例中，所述第一阵列区域中的特定第一绝缘层还包括第一层、第二层和第三层。第二层被第一层和第三层夹置。
7、在一些实施例中，所述第一层延伸到所述第一阶梯区域中。所述第三层延伸到所述第一阶梯区域中。所述第一阶梯区域中的所述第二层所具有的厚度等于放置于所述第一阶梯区域中的所述第一层和所述第三层之间的给定第一绝缘层的厚度和放置于所述第一阶梯区域中的所述第一层和所述第三层之间的两个第一字线层的厚度之和。
8、在一些实施例中，所述第一层、所述第二层和所述第三层由相同的电介质材料制成。
9、在一些实施例中，所述第一沟道结构还包括锥形轮廓(tapered profile)，所述锥形轮廓包括延伸到半导体层中的第一表面以及与第二沟道结构接触的第二表面。第二表面具有比第一表面大的临界尺寸(cd)。沿所述第一沟道结构的侧壁并且在所述第一沟道结构的所述第一表面上方形成第一阻挡层。在所述第一阻挡层上方形成第一电荷捕获层。在所述第一电荷捕获层上方形成第一隧穿层。在所述第一隧穿层上方形成第一沟道层。
10、在一些实施例中，所述第二沟道结构还包括锥形轮廓，所述锥形轮廓包括从第一沟道结构延伸的第一表面、以及具有的cd比第二沟道结构的第一表面的cd大的第二表面。第二沟道结构的第一表面具有比第一沟道结构的第二表面小的cd。沿所述第二沟道结构的侧壁形成与所述第一阻挡层接触的第二阻挡层。在所述第二阻挡层上方形成与所述第一电荷捕获层接触的第二电荷捕获层。在所述第二电荷捕获层上方形成与所述第一隧穿层接触的第二隧穿层。在所述第二隧穿层上方形成与所述第一沟道层接触的第二沟道层。沟道触点与所述第二沟道层接触。
11、在一些实施例中，所述第一阶梯区域中的所述给定第一绝缘层具有19nm和21nm之间的厚度，并且所述第一阵列区域中的所述特定第一绝缘层具有60nm和80nm之间的厚度。
12、根据本公开内容的另一方面，提供了一种用于制造半导体装置的方法。所述方法包括在衬底上方形成交替的第一牺牲层和第一绝缘层的第一堆叠体。第一堆叠体包括第一阵列区域和与第一阵列区域相邻的第一阶梯区域。所述第一绝缘层包括相对于其他第一绝缘层放置成距衬底最远的特定第一绝缘层、所述特定第一绝缘层下方的第二第一绝缘层，以及所述第二第一绝缘层下方的第三第一绝缘层。在第一堆叠体上方形成交替的第二牺牲层和第二绝缘层的第二堆叠体。第二堆叠体包括在所述第一阵列区域上方的第二阵列区域以及与所述第二阵列区域相邻并位于所述第一阶梯区域上方的第二阶梯区域。在所述第一阵列区域中去除所述第二牺牲层、所述第一牺牲层、以及所述第二第一绝缘层的至少一部分。在所述第二绝缘层之间形成第二字线层。在放置于所述第二第一绝缘层下方的一个子集的第一绝缘层之间形成第一字线层。在去除所述第一阵列区域中的所述第二第一绝缘层的所述部分之后，在所述特定第一绝缘层和所述第三第一绝缘层之间形成电介质层。
13、在一些实施例中，在形成所述第一阶梯区域和所述第二阶梯区域之前，形成交替的第一牺牲层和第一绝缘层的所述第一堆叠体和交替的第二牺牲层和第二绝缘层的所述第二堆叠体。
14、在一些实施例中，所述去除还包括形成从所述衬底延伸穿过所述第一堆叠体和所述第二堆叠体的沟槽开口。从所述沟槽开口引入蚀刻化学物质以去除所述第一阵列区域和所述第一阶梯区域中的所述第一牺牲层、所述第二阵列区域和所述第二阶梯区域中的所述第二牺牲层、以及所述第一阵列区域中的所述第二第一绝缘层。
15、在一些实施例中，形成所述第二字线层和所述第一字线层还包括利用导电材料填充通过所述蚀刻化学物质所形成的空白空间，以在所述第二阵列区域和所述第二阶梯区域中的所述第二绝缘层之间形成所述第二字线层，在所述第一阶梯区域中的所述第一绝缘层之间以及所述第一阵列区域中的所述一个子集的所述第一绝缘层之间形成所述第一字线层，并且在所述特定第一绝缘层和所述第三第一绝缘层之间形成中间字线层。
16、在一些实施例中，形成所述电介质层还包括利用电介质材料替换所述中间字线层，以及沉积所述电介质材料以填充所述沟槽开口来形成缝隙结构。
17、在一些实施例中，形成第一沟道结构，所述第一沟道结构具有锥形轮廓并从所述衬底延伸穿过所述第一堆叠体的所述第一阵列区域。形成第二沟道结构，所述第二沟道结构具有锥形轮廓并从第一沟道结构延伸穿过第二堆叠体的第二阵列区域。
18、在一些实施例中，形成所述第一堆叠体还包括形成所述第二第一绝缘层，所述第二第一绝缘层具有比所述第一绝缘层中的其他第一绝缘层的密度低的密度。
19、在一些实施例中，所述第二第一绝缘层具有19nm和21nm之间的厚度，并且所述电介质层具有60nm和80nm之间的厚度。
20、在一些实施例中，所述电介质层的厚度等于所述第二第一绝缘层的厚度和两个第一字线层的厚度之和。
21、根据本公开内容的又一方面，提供了一种存储器系统装置。所述存储器系统装置包括与存储器装置耦合的控制电路。所述存储器装置包括半导体层上方交替的第一字线层和第一绝缘层的第一堆叠体。第一堆叠体包括第一阵列区域和与第一阵列区域相邻的第本文档来自技高网...
【技术保护点】
1.一种半导体装置，包括：
2.根据权利要求1所述的半导体装置，其中，所述第一堆叠体的所述第一阵列区域中的所述第一字线层的数量小于所述第一堆叠体的所述第一阶梯区域中的所述第一字线层的数量。
3.根据权利要求1所述的半导体装置，其中：
4.根据权利要求1所述的半导体装置，还包括：
5.根据权利要求1所述的半导体装置，其中，所述第一阵列区域中的所述特定第一绝缘层还包括：
6.根据权利要求5所述的半导体装置，其中：
7.根据权利要求5所述的半导体装置，其中，所述第一层、所述第二层和所述第三层由相同的电介质材料制成。
8.根据权利要求1所述的半导体装置，其中，所述第一沟道结构还包括：
9.根据权利要求8所述的半导体装置，其中，所述第二沟道结构还包括：
10.根据权利要求6所述的半导体装置，其中：
11.一种制造半导体装置的方法，包括：
12.根据权利要求11所述的方法，其中：
13.根据权利要求11所述的方法，其中所述去除还包括：
1
15.根据权利要求14所述的方法，其中，形成所述电介质层还包括：
16.根据权利要求11所述的方法，还包括：
17.根据权利要求11所述的方法，其中，形成所述第一堆叠体还包括：
18.根据权利要求11所述的方法，其中：
19.根据权利要求11所述的方法，其中，所述电介质层的厚度等于所述第二第一绝缘层的厚度和两个第一字线层的厚度之和。
20.一种存储器系统装置，包括：
...【技术特征摘要】
1.一种半导体装置，包括：
2.根据权利要求1所述的半导体装置，其中，所述第一堆叠体的所述第一阵列区域中的所述第一字线层的数量小于所述第一堆叠体的所述第一阶梯区域中的所述第一字线层的数量。
3.根据权利要求1所述的半导体装置，其中：
4.根据权利要求1所述的半导体装置，还包括：
5.根据权利要求1所述的半导体装置，其中，所述第一阵列区域中的所述特定第一绝缘层还包括：
6.根据权利要求5所述的半导体装置，其中：
7.根据权利要求5所述的半导体装置，其中，所述第一层、所述第二层和所述第三层由相同的电介质材料制成。
8.根据权利要求1所述的半导体装置，其中，所述第一沟道结构还包括：
9.根据权利要求8所述的半导体装置，其中，所述第二沟道结构还包括：
【专利技术属性】
技术研发人员：刘沙沙，毛晓明，高晶，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。