【技术实现步骤摘要】
本专利技术构思涉及半导体晶片的布局方法、晶片的检查方法、晶片的制造方法和多芯片封装的制造方法。
技术介绍
1、在用于制造堆叠有至少两个半导体芯片的多芯片封装的晶片对晶片接合工艺中，可以在不使用焊料凸块的情况下执行焊盘对焊盘直接接合。
2、用于接合的晶片可以包括接合焊盘和在其上表面上具有接合焊盘的绝缘层。当与绝缘层相比，接合焊盘突出超过预定、设定和/或以其他方式确定的高度时，绝缘层可能难以在晶片的接合期间适当地接合，而当与绝缘层相比，接合焊盘凹陷超过预定、设定和/或以其他方式确定的深度时，接合焊盘之间的电特性可能劣化。
技术实现思路
1、本专利技术构思的一个方面在于提供一种晶片的检查方法，其能够自动监测晶片的上表面上的接合焊盘和绝缘层是否具有在预定范围内的阶梯差。
2、本专利技术构思的一个方面在于提供一种测试图案的布局方法，其用于监测晶片的上表面上的接合焊盘与绝缘层之间的阶梯差。
3、本专利技术构思的一个方面在于提供一种晶片的制造方法，其中，在晶片的上表面上形成接合焊盘和测试图案，并且基于使用测试图案的监测结果，接合焊盘与绝缘层之间的阶梯差在预定范围内。
4、本专利技术构思的一个方面在于提供一种通过晶片的直接焊盘对焊盘接合来制造多芯片封装的方法，该晶片在其上表面上具有接合焊盘和测试图案。
5、根据本专利技术构思的一个方面，提供了一种晶片的制造方法，该方法包括：制备包括半导体芯片区域和测试区域的晶片，使得集成电路形成在半导体芯
6、根据本专利技术构思的一个方面，提供了一种晶片的检查方法，该晶片包括半导体芯片区域和测试区域，该方法包括：用原子力显微镜(afm)测量测试区域中包括的测量区域，测量区域包括具有恒定线宽和恒定间距的多条金属线；基于测量区域的测量结果来确定测试区域的表面粗糙度值；基于表面粗糙度值来确定测试区域的金属线的阶梯差值；以及基于金属线的阶梯差值来确定半导体芯片区域中的接合焊盘的阶梯差值。
7、根据本专利技术构思的一个方面，提供了一种半导体晶片的布局方法，该方法包括：基于原子力显微镜(afm)的平台误差和afm的测量区域的大小来确定测试区域的大小；基于afm的信号噪声水平来设置可测量阶梯差范围；在半导体晶片的半导体芯片区域中设计接合焊盘图案；在半导体晶片的测试区域中设计具有恒定线宽和恒定间距的线图案；导出接合焊盘的阶梯差与金属线的阶梯差之间的相关性，该接合焊盘和金属线分别基于接合焊盘图案和线图案来生成；当接合焊盘的阶梯差包括在目标阶梯差范围内时，基于相关性来验证金属线的阶梯差是否包括在可测量阶梯差范围内；以及基于验证金属线的阶梯差是否包括在可测量阶梯差范围内的结果，选择性地调整线图案的线宽或间距中的至少一个。
8、根据本专利技术构思的一个方面，提供了一种多芯片封装的制造方法，该方法包括：形成包括第一集成电路、在第一接合表面上的第一接合焊盘、以及第一金属线的第一晶片，第一接合焊盘电连接到第一集成电路，并且第一金属线与第一集成电路电隔离；形成包括第二集成电路、在第二接合表面上的第二接合焊盘、以及第二金属线的第二晶片，第二接合焊盘电连接到第二集成电路，并且第二金属线与第二集成电路电隔离；以及将第接合表面和第二接合表面接合，使得第接合焊盘和第二接合焊盘对齐。
本文档来自技高网...【技术保护点】
1.一种晶片的制造方法，所述方法包括：
2.根据权利要求1所述的晶片的制造方法，其中，所述集成电路包括所述晶片的衬底中包括的逻辑电路、连接所述逻辑电路的互连件、以及竖直地连接所述互连件的过孔，
3.根据权利要求1所述的晶片的制造方法，其中，所述绝缘层由碳氮化硅(SiCN)形成，以及
4.根据权利要求1所述的晶片的制造方法，其中，所述测试区域的表面粗糙度值是基于由所述AFM测量的图像的整个区域中的高度值的分布来确定的。
5.根据权利要求1所述的晶片的制造方法，其中，所述晶片包括主芯片区域和分割所述主芯片区域的划道，
6.根据权利要求1所述的晶片的制造方法，其中，确定所述接合焊盘的阶梯差值包括：
7.根据权利要求1所述的晶片的制造方法，其中，所述接合焊盘的所述目标阶梯差公差范围小于所述AFM的可测量阶梯差范围，以及
8.根据权利要求7所述的晶片的制造方法，其中，所述金属线相对于绝缘层凹陷。
9.一种晶片的检查方法，所述晶片包括半导体芯片区域和测试区域，所述方法包括：
10.根据
11.根据权利要求9所述的晶片的检查方法，其中，
12.根据权利要求9所述的晶片的检查方法，其中，所述接合焊盘的阶梯差值小于所述AFM的信号噪声水平，并且所述金属线的阶梯差值大于所述AFM的信号噪声水平。
13.一种半导体晶片的布局方法，所述布局方法包括：
14.根据权利要求13所述的半导体晶片的布局方法，其中，所述可测量阶梯差范围被设置为在正方向或负方向中的至少一个方向上比所述AFM的信号噪声水平大的范围。
15.根据权利要求13所述的半导体晶片的布局方法，其中，所述可测量阶梯差范围为或更大。
16.根据权利要求13所述的半导体晶片的布局方法，其中，所述目标阶梯差范围偏离所述可测量阶梯差范围。
17.根据权利要求13所述的半导体晶片的布局方法，其中，所述目标阶梯差范围为或更小。
18.根据权利要求13所述的半导体晶片的布局方法，其中，选择性地调整所述线图案的线宽或间距中的至少一个包括：向上调整所述线图案的间距以便在负方向上向上调整所述金属线的阶梯差。
19.根据权利要求13所述的半导体晶片的布局方法，其中，所述测试区域的水平长度和竖直长度均为55μm或更大。
20.根据权利要求13所述的半导体晶片的布局方法，其中，所述接合焊盘图案具有矩形形状。
...【技术特征摘要】
1.一种晶片的制造方法，所述方法包括：
2.根据权利要求1所述的晶片的制造方法，其中，所述集成电路包括所述晶片的衬底中包括的逻辑电路、连接所述逻辑电路的互连件、以及竖直地连接所述互连件的过孔，
3.根据权利要求1所述的晶片的制造方法，其中，所述绝缘层由碳氮化硅(sicn)形成，以及
4.根据权利要求1所述的晶片的制造方法，其中，所述测试区域的表面粗糙度值是基于由所述afm测量的图像的整个区域中的高度值的分布来确定的。
5.根据权利要求1所述的晶片的制造方法，其中，所述晶片包括主芯片区域和分割所述主芯片区域的划道，
6.根据权利要求1所述的晶片的制造方法，其中，确定所述接合焊盘的阶梯差值包括：
7.根据权利要求1所述的晶片的制造方法，其中，所述接合焊盘的所述目标阶梯差公差范围小于所述afm的可测量阶梯差范围，以及
8.根据权利要求7所述的晶片的制造方法，其中，所述金属线相对于绝缘层凹陷。
9.一种晶片的检查方法，所述晶片包括半导体芯片区域和测试区域，所述方法包括：
10.根据权利要求9所述的晶片的检查方法，其中，
11.根据权利要求9所述的晶片的检查方法，其中，
...
【专利技术属性】
技术研发人员：朴首玟，金泰成，朴宰亨，李圭夏，李余珍，文光辰，李镐珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。