【技术实现步骤摘要】
本申请涉及半导体，具体地，涉及一种垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法。
技术介绍
1、碳化硅（silicon carbide，sic）材料是第三代宽禁带半导体，其禁带宽度3.2ev远大于传统硅材料1.1ev，临界击穿场强高于硅材料一个数量级，具有耐高温高压的优势，同时其饱和漂移速度快，适合制造快速响应的高温高压功率半导体器件，如vdmos（verticaldouble-diffused mosfet）和jfet（junction field-effect transistor，jfet）等器件。
2、结型场效应晶体管（junction field-effect transistor，jfet）也是一种三端口半导体器件，工作原理为利用栅极加压控制其与沟道的pn结的反偏实现漏极和源极的关断，栅不加压时通常为常开器件，其导通沟道在器件体内。它具有低噪音、小尺寸和高频响应等优点，常应用于开关器件、电源放大器件和数码电子电路中，满足不同电子设备的要求。
3、cn1238904c为jfet器件，如图1所示，单晶硅sic基片1，p-型外延层2，n-型外延层3，p+-型半导体层4，n+型源区层5，p+型栅层7，n+型漏区层9，源极10，栅极11，漏极12。jfet器件的导通沟道位于器件内部，导通沟道为n-型外延层3中，导通沟道在半导体材料内内部，避免sic材料表面迁移率低的问题。由于jfet器件为常开器件，即p+型栅层7（即栅极）上不施压电压情况下，器件是导通的（在图1中用虚线表示电流），必须通过p+型栅
4、因此，传统的jfet器件的栅极无法加较高的电压和栅极可靠性低限制了其作为功率开关的应用的技术问题。
5、在
技术介绍
中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
技术实现思路
1、本申请实施例提供了一种垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法，以解决传统的jfet器件的栅极无法加较高的电压和栅极可靠性低限制了其作为功率开关的应用的技术问题。
2、根据本申请实施例的第一个方面，提供了一种垂直沟槽型电容耦合栅控结型场效应晶体管，包括第一掺杂类型的衬底和外延层、多个重复单元，其中，所述外延层位于所述衬底之上，所述衬底作为漏区；所述重复单元包括：
3、两个第一掺杂类型的源区，形成于所述外延层内且在横向间隔设置；
4、沟槽，自所述外延层的上表面向下形成且沟槽位于两个第一掺杂类型的源区之间；
5、第二掺杂类型的栅，形成在所述沟槽的内壁和底部；其中，栅处于浮空状态；
6、介质层，至少形成在所述栅的内底之上；
7、耦合电容上电极，形成在所述介质层之上。
8、根据本申请实施例的第二个方面，提供了一种垂直沟槽型电容耦合栅控结型场效应晶体管的制备方法，包括如下步骤：
9、在第一掺杂类型的衬底之上形成第一掺杂类型的外延层；
10、形成多个重复单元，形成重复单元包括以下步骤：
11、形成两个第一掺杂类型的源区，位于所述外延层内且在横向间隔设置；
12、形成沟槽，自所述外延层的上表面向下形成且沟槽位于两个第一掺杂类型的源区之间；
13、形成第二掺杂类型的栅，位于所述沟槽的内壁和底部；
14、介质层，至少形成在所述栅的内底之上；
15、耦合电容上电极，形成在所述介质层之上；
16、栅由耦合电容上电极间隔介质层间接控制。
17、本申请实施例由于采用以上技术方案，具有以下技术效果：
18、本申请实施例的垂直沟槽型电容耦合栅控结型场效应晶体管，栅6由耦合电容上电极8间隔介质层7间接控制，在耦合电容上电极8上施加的耦合电容上电极电压通过耦合的方式耦合到栅6上，同时由于栅6浮空状态没有直接连接栅电极，耦合电容上电极8的电位可以抬升到3v以上也不会导致耦合电容上电极8、衬底1、外延层中位于栅6之间的下部分导通。与cn1238904c的jfet器件相比，本申请实施例即使在耦合电容上电极8施加高电压（超过3v，如4v，5v）也不会导通，不会影响器件漏极到源极电流特性。栅6由耦合电容上电极8间隔介质层7间接控制，使得栅6没有电流通过，可靠性高。
本文档来自技高网...【技术保护点】
1.一种垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，包括第一掺杂类型的衬底（1）和外延层（2）、多个重复单元，其中，所述外延层位于所述衬底之上，所述衬底作为漏区；所述重复单元包括：
2.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，相邻重复单元第二掺杂类型的栅（6）、外延层位于相邻第二掺杂类型的栅（6）之间的区域形成JFET区域，JFET区域的栅（6）由耦合电容上电极（8）间隔介质层（7）间接控制。
3.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
4.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
5.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
6.根据权利要求2或4所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
7.根据权利要求3或5所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
8.根据权利要求1至5任一所述的垂
9.根据权利要求1至5任一所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，所述沟槽为横截面为矩形的沟槽，对应的所述介质层（7）覆盖所述栅（6）的内底；
10.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，通过控制相邻两个重复单元的第二掺杂类型的栅（6）的掺杂使得在耦合电容上电极（8）电压为零时，被相邻两个重复单元的第二掺杂类型的栅（6）夹着的区域处于耗尽状态，垂直沟槽型电容耦合栅控结型场效应晶体管为常关器件；
11.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，通过控制第二掺杂类型的栅（6）和第二掺杂类型欧姆接触区（3）的掺杂使得在耦合电容上电极（8）电压为零时，被第二掺杂类型的栅（6）和第二掺杂类型欧姆接触区（3）夹着的区域处于耗尽状态，垂直沟槽型电容耦合栅控结型场效应晶体管为常关器件；
12.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，所述衬底为碳化硅衬底或者硅衬底或者或金刚石衬底或者氧化钾衬底；
13.根据权利要求1至5任一所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
14.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，所述栅（6）的掺杂浓度大于等于1×1016cm-3。
15.根据权利要求3或5所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，所述沟道（5）的掺杂浓度大于所述衬底和外延层的掺杂浓度。
16.一种垂直沟槽型电容耦合栅控结型场效应晶体管的制备方法，其特征在于，包括如下步骤：
17.根据权利要求16所述的垂直沟槽型电容耦合栅控结型场效应晶体管的制备方法，其特征在于，形成重复单元还包括以下步骤：
18.根据权利要求16所述的垂直沟槽型电容耦合栅控结型场效应晶体管的制备方法，其特征在于，形成重复单元还包括以下步骤：
...【技术特征摘要】
1.一种垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，包括第一掺杂类型的衬底（1）和外延层（2）、多个重复单元，其中，所述外延层位于所述衬底之上，所述衬底作为漏区；所述重复单元包括：
2.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，相邻重复单元第二掺杂类型的栅（6）、外延层位于相邻第二掺杂类型的栅（6）之间的区域形成jfet区域，jfet区域的栅（6）由耦合电容上电极（8）间隔介质层（7）间接控制。
3.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
4.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
5.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
6.根据权利要求2或4所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
7.根据权利要求3或5所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，还包括：
8.根据权利要求1至5任一所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，所述沟槽为u型的沟槽，对应的，所述介质层（7）覆盖所述栅（6）的内表面围成的耦合电容上电极空间，所述介质层（7）覆盖所述栅的顶部；
9.根据权利要求1至5任一所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，所述沟槽为横截面为矩形的沟槽，对应的所述介质层（7）覆盖所述栅（6）的内底；
10.根据权利要求1所述的垂直沟槽型电容耦合栅控结型场效应晶体管，其特征在于，通过控制...
【专利技术属性】
技术研发人员：张晓宇，岳丹诚，王畅畅，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。