集成电路元件制造技术

本发明专利技术提供一种集成电路元件，包括：一半导体基板，具有一上表面；至少一绝缘区，自该上表面延伸进入该半导体基板；多个基区接触，具有一第一导电型，彼此电性连接；以及多个发射极与多个集电极，具有一第二导电型，与该第一导电型相反。每一所述发射极、所述集电极与所述基区接触通过所述至少一绝缘区彼此侧向分隔。该集成电路元件还包括一埋层，具有该第二导电型，于该半导体基板中，其中该埋层具有一上表面，邻近所述多个集电极的下表面。本发明专利技术优点特征包括高电流获得、低芯片使用面积以及低基区电阻。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，特别涉及一种高电压集成电路，以及还特别涉及一 种利用标准高电压互补式金属氧化物半导体(CMOS)工艺形成的高电压双极结晶体管 (HVBJT)。
技术介绍
高电压元件一般用于集成电路，也可应用于输入/输出(IO)电路、存储电路及其 类似电路。图IA说明一传统高电压双极结晶体管(HVBJT)的俯视图。图IB说明如图IA 所示结构沿1B-1B剖面线所得的剖面示意图。双极结晶体管(BJT)包括发射极(emitter) Ε、集电极(Collector)C与基区接触(base contact)B0发射极E与集电极C为η型，而基 区接触B为ρ型。基区接触B与下方的ρ阱形成双极结晶体管(BJT)的基区(base)。每 一基区接触B与集电极C形成一环，包围发射极E。浅沟槽隔离(STI)区侧向分隔集电极C 与基区接触B，以及分隔发射极E与基区接触B，因此，可于集电极C与发射极E之间实施一 高电压。请参阅图1B，集电极C包括一重掺杂η型区N+与一高电压η阱HVNW，每一重掺 杂η型区与高电压η阱形成一环。一 η型埋层(NBL)位于高电压η阱HVNW下方并与其连 接。在操作双极本文档来自技高网...

【技术保护点】
一种集成电路元件，包括：一半导体基板，具有一上表面；至少一绝缘区，自该上表面延伸进入该半导体基板；多个基区接触，具有一第一导电型，彼此电性连接；多个发射极，具有一第二导电型，与该第一导电型相反，其中所述多个发射极彼此电性连接；多个集电极，具有该第二导电型，彼此电性连接，其中每一所述发射极、所述集电极与所述基区接触通过所述至少一绝缘区彼此侧向分隔；以及一埋层，于该半导体基板中，具有该第二导电型，其中该埋层具有一上表面，邻近所述多个集电极的下表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：钟道文，柯博尧，林威仰，庄建祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]