集成电路元件制造技术

一种集成电路元件，包括基底，于基底的相反侧上具有交错部分的第一导线，且交错部分通过基底穿孔而彼此电性连接，以及于基底的相反侧上具有交错部分的第二导线，且交错部分通过基底穿孔而彼此电性连接，其中当第一导线与第二导线位于基底的不同侧上时，第一导线相对于垂直于基底的表面的方向轴而越过第二导线。本发明专利技术使用基底穿孔的双绞线可减小互补信号上的串音效应。再者，可较容易地调整特性阻抗，且可通过材料层的厚度以及双绞线中的材料来作调整。另一优点是，可将有源元件设置于双绞线中，而使有源元件与双绞线信号可以预期的方式互相影响。

【技术实现步骤摘要】

本专利技术涉及半导体元件，特别涉及使用基底穿孔(through substrate vias， TSVs)于集成电路上形成双绞线(twisted pairs)。
技术介绍
集成电路通常包括电性连接至电子元件的导电通路(electrical traces),例如连接至晶体管、电容、电阻、及其他相似元件。随着集成电路尺寸的縮小， 电子构件(electrical components)如导电通路及电子元件彼此间变得更接近。 如本领域普通技术人员所知，串音(cross talk)现象可能会发生，即于一线路 上传输的信号可能会对其他线路造成不良的效应。这个问题随着电路的縮小 化与电路密度的增加变得越来越棘手。一种减小串音效应的方法是遮蔽(shidd)受影响的导电通路。在此方法 中，关键信号(critical signals)例如时钟脉冲信号(clock signals)被电性连接至接 地(ground)的金属线路(metal traces)与介层孔(vias)所围绕或遮蔽。在此方法 中，连接至接地的遮蔽结构可避免其他电性信号到达或影响时钟脉冲信号。 然而，此方法需要显著的大空间才能实施，因此本文档来自技高网...

【技术保护点】
一种集成电路元件，包括：　一基底；　一第一导线，于该基底的相反侧上具有交错部分，且所述交错部分通过基底穿孔而彼此电性连接；以及　一第二导线，于该基底的相反侧上具有交错部分，且所述交错部分通过基底穿孔而彼此电性连接，其中当该第一导线与该第二导线位于该基底的不同侧上时，该第一导线相对于垂直于该基底的一表面的一方向轴而越过该第二导线。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：彭迈杉，赵智杰，许昭顺，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]