【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种具有阶梯状csl层的sic umos及制备方法。
技术介绍
1、第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。另外，碳化硅器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低对散热设备的要求。相对于其它第三代半导体(如gan)而言，碳化硅能够较方便的通过热氧化形成二氧化硅。sic具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。而sic功率器件具有输入阻抗高、开关速度快、工作频率高耐高压等一系列优点，在开关稳压电源、高频以及功率放大器等方面取得了广泛的应用。碳化硅金属氧化物半导体场效应晶体管(sicmosfet)作为一种重要的功率半导体器件，其栅极通过电压控制既能完成器件导通，又可以实现关断，具有高输入阻抗和低导通损耗的优点，现阶段广泛的应用于开关电源、电机控制、移动通讯等领域。
2、trench mosfet(沟槽式金属氧化物半导体场效应管)由于将沟槽深入碳化硅体内，在设计上可以并联更多的元胞，从而降低导通电阻(ron)，实现更大电流的导通和更宽的开关速度。和平面型功率器件相比，栅极形成在垂直的沟槽中，但在沟槽下方的两端容易造成电场集中，使得沟槽下方的两端的电场远远大于其它地方，就会导致栅极氧化层局部
技术实现思路
1、本专利技术的目的是提供一种具有阶梯状csl层的sic umos及制备方法，该sic umos将现有技术中的单层csl层加以改进，采用了阶梯状的csl层能够限制p+屏蔽层与n-drift层的耗尽区的扩展，从而增大了电子的导通路径，进而改善了sic umos的导电能力，降低了寄生电阻，提高了sic umos的电流密度。
2、一种具有阶梯状csl层的sic umos，包括：多层csl层；
3、多层所述csl层位于p-well层下方；
4、多层所述csl层的宽度在远离p-well层的方向上递减。
5、优选地，多层所述csl层的掺杂浓度在远离p-well层的方向上递减。
6、优选地，所述p-well层下方的第一层csl层的宽度与p-well层的宽度相等。
7、优选地，所述csl层的厚度为0.2-0.3um。
8、优选地，所述csl的掺杂浓度最小为1016cm-3。
9、优选地，所述csl的掺杂浓度最大为1017cm-3。
10、优选地，还包括：源极、漏极、栅极、n型衬底、p+层、n+层；
11、所述漏极位于所述n型衬底下方；
12、所述n型衬底位于所述n-drift层下方；
13、所述n-drift层位于所述p-well层下方；
14、所述p-well层位于所述p+层和所述n+层下方；
15、所述p+层和所述n+层位于所述源极下方；
16、在n+层和p-well层上开设通孔；
17、沟槽开设于n-drift层上层，并与所述通孔相连；
18、所述栅极位于所述沟槽中。
19、优选地，还包括：p+屏蔽层；
20、所述p+屏蔽层位于所述沟槽下方。
21、一种具有阶梯状csl层的sic umos制备方法，包括：
22、在n-drift层上层掺杂形成多层csl层；
23、在所述csl层上方外延形成p-well层、n+层和p+层；
24、在所述p-well层和所述n+层上开设通孔，在所述n-drift层上层开设沟槽，所述通孔与所述沟槽连接；
25、沉积金属电极和层间介质。
26、优选地，所述在n-drift层上层掺杂形成多层csl层之后，还包括：在n-drift层上层掺杂形成p+屏蔽层。
27、因为p+屏蔽层在保护栅极氧化层的同时与p-well层形成jfet，增加了寄生电阻，导致sic umos的电流密度降低的问题，本专利技术通过设置多层csl层；多层所述csl层位于p-well层下方；多层所述csl层的宽度在远离p-well层的方向上递减。由于p+屏蔽层与n-drift层的pn结在n-drift层一侧展宽，限制了电流通路，所以采用阶梯状的csl层能够限制p+屏蔽层与n-drift层的pn结的展宽，从而增大电子导通路径，改善导电能力，提高sicumos的电流密度。
本文档来自技高网...【技术保护点】
1.一种具有阶梯状CSL层的SiC UMOS，其特征在于，包括：多层CSL层；
2.根据权利要求1所述的一种具有阶梯状CSL层的SiC UMOS，其特征在于，多层所述CSL层的掺杂浓度在远离P-well层的方向上递减。
3.根据权利要求1所述的一种具有阶梯状CSL层的SiC UMOS，其特征在于，所述P-well层下方的第一层CSL层的宽度与P-well层的宽度相等。
4.根据权利要求1所述的一种具有阶梯状CSL层的SiC UMOS，其特征在于，所述CSL层的厚度为0.2-0.3um。
5.根据权利要求1所述的一种具有阶梯状CSL层的SiC UMOS，其特征在于，所述CSL的掺杂浓度最小为1016cm-3。
6.根据权利要求1所述的一种具有阶梯状CSL层的SiC UMOS，其特征在于，所述CSL的掺杂浓度最大为1017cm-3。
7.根据权利要求1所述的一种具有阶梯状CSL层的SiC UMOS，其特征在于，还包括：源极、漏极、栅极、N型衬底、P+层、N+层；
8.根据权利要求7所述的一种具有阶梯状
9.一种具有阶梯状CSL层的SiC UMOS制备方法，其特征在于，包括：
10.根据权利要求9所述的一种具有阶梯状CSL层的SiC UMOS制备方法，其特征在于，所述在N-drift层上层掺杂形成多层CSL层之后，还包括：在N-drift层上层掺杂形成P+屏蔽层。
...【技术特征摘要】
1.一种具有阶梯状csl层的sic umos，其特征在于，包括：多层csl层；
2.根据权利要求1所述的一种具有阶梯状csl层的sic umos，其特征在于，多层所述csl层的掺杂浓度在远离p-well层的方向上递减。
3.根据权利要求1所述的一种具有阶梯状csl层的sic umos，其特征在于，所述p-well层下方的第一层csl层的宽度与p-well层的宽度相等。
4.根据权利要求1所述的一种具有阶梯状csl层的sic umos，其特征在于，所述csl层的厚度为0.2-0.3um。
5.根据权利要求1所述的一种具有阶梯状csl层的sic umos，其特征在于，所述csl的掺杂浓度最小为1016cm-3。
<...【专利技术属性】
技术研发人员：乔凯，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。