System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种半导体结构及其制造方法技术_技高网

一种半导体结构及其制造方法技术

技术编号:39944898 阅读:4 留言:0更新日期:2024-01-08 22:51
本公开实施例公开了一种半导体结构及其制造方法,所述半导体结构包括:衬底以及位于所述衬底内的第一隔离沟槽;第一绝缘层,覆盖所述第一隔离沟槽的底表面和侧壁的下部;第二绝缘层,覆盖所述第一隔离沟槽的侧壁的上部;第三绝缘层,至少部分位于所述第一绝缘层和所述第二绝缘层之间,以将所述第一绝缘层和所述第二绝缘层隔离。

【技术实现步骤摘要】

本公开涉及半导体制造领域,尤其涉及一种半导体结构及其制造方法


技术介绍

1、半导体结构,通常包括衬底、位于衬底上的多个晶体管以及位于衬底内用于隔离多个晶体管的隔离结构。晶体管通常采用平面栅结构,其栅极结构与隔离结构具有交叉部分。

2、然而,随着半导体结构不断朝着小型化、高集成度的方向发展,晶体管沟道区之间的电场迅速增加,进而产生许多热电子,导致热电子诱导穿通(hot electron inducedpunch through,heip)效应,热电子会被捕获在隔离结构内,使晶体管的关断特性劣化,降低半导体结构的性能。


技术实现思路

1、本公开实施例提供一种半导体结构,包括:

2、衬底以及位于所述衬底内的第一隔离沟槽;

3、第一绝缘层,覆盖所述第一隔离沟槽的底表面和侧壁的下部;

4、第二绝缘层,覆盖所述第一隔离沟槽的侧壁的上部;

5、第三绝缘层,至少部分位于所述第一绝缘层和所述第二绝缘层之间,以将所述第一绝缘层和所述第二绝缘层隔离。

6、在一些实施例中,所述第一绝缘层、所述第二绝缘层的材料包括氮化物,所述第三绝缘层的材料包括氧化物。

7、在一些实施例中,所述第一绝缘层的高度和所述第二绝缘层的高度的比值范围在2至6之间,所述第三绝缘层位于所述第一绝缘层和所述第二绝缘层之间的部分的高度和所述第二绝缘层的高度的比值范围在0.3至0.7之间。

8、在一些实施例中,所述第一绝缘层与所述第二绝缘层的厚度为5-30nm。

9、在一些实施例中,还包括:

10、第四绝缘层,所述第四绝缘层位于所述第一隔离沟槽的内壁与所述第一绝缘层之间,且所述第四绝缘层覆盖所述第一隔离沟槽的底表面以及侧壁的下部;

11、第一填充层,所述第一填充层填充所述第一绝缘层在所述第一隔离沟槽内定义出的凹陷。

12、在一些实施例中,所述第三绝缘层包括底层和侧墙层,所述底层覆盖所述第四绝缘层、所述第一绝缘层与所述第一填充层的顶部,所述侧墙层位于所述第一隔离沟槽上部侧壁与所述第二绝缘层之间。

13、在一些实施例中,还包括:

14、第二填充层,所述第二填充层填充所述第二绝缘层与所述第三绝缘层的所述底层共同在所述第一隔离沟槽内定义出的凹陷。

15、在一些实施例中,还包括:

16、第二隔离沟槽,所述第二隔离沟槽包括第一子沟槽和第二子沟槽,所述第二子沟槽的宽度大于所述第一子沟槽的宽度。

17、在一些实施例中,所述第四绝缘层覆盖所述第二子沟槽的底表面和侧壁的下部,所述第一绝缘层填充所述第四绝缘层在所述第二子沟槽内定义的凹陷;所述第三绝缘层覆盖所述第二子沟槽侧壁的上部以及所述第四绝缘层和所述第一绝缘层的顶部;所述第二填充层填充所述第三绝缘层在所述第二子沟槽内定义的凹陷。

18、在一些实施例中,所述第一隔离沟槽位于器件核心区或外围区,用于隔离选择晶体管,所述第二隔离沟槽位于器件单元区,用于隔离存储单元。

19、本公开实施例还提供了一种半导体结构的制造方法,包括:

20、提供衬底;

21、刻蚀所述衬底形成第一隔离沟槽;

22、形成第一绝缘层,所述第一绝缘层覆盖所述第一隔离沟槽的底表面和侧壁的下部;

23、在所述第一绝缘层上方形成第三绝缘层,所述第三绝缘层至少覆盖所述第一绝缘层的顶部;

24、在所述第三绝缘层上方形成第二绝缘层,所述第二绝缘层覆盖所述第一隔离沟槽的侧壁的上部,所述第三绝缘层将所述第一绝缘层和所述第二绝缘层隔离。

25、在一些实施例中,在刻蚀所述衬底形成第一隔离沟槽的同一步骤中,还包括:

26、刻蚀所述衬底形成第二隔离沟槽,所述第二隔离沟槽包括第一子沟槽和第二子沟槽,所述第二子沟槽的宽度大于所述第一子沟槽的宽度。

27、在一些实施例中,在形成第一绝缘层之前,所述方法还包括:

28、形成第四绝缘材料层,所述第四绝缘材料层覆盖所述第一隔离沟槽和所述第二子沟槽的内表面,并填充所述第一子沟槽。

29、在一些实施例中,形成第一绝缘层包括:

30、形成第一绝缘材料层,所述第一绝缘材料层覆盖所述第四绝缘材料层,并充满所述第二子沟槽;

31、形成第一填充材料层,所述第一填充材料层覆盖所述第一绝缘材料层并充满所述第一隔离沟槽;

32、刻蚀所述第一填充材料层、所述第一绝缘材料层与所述第四绝缘材料层,使得所述第一绝缘材料层、所述第四绝缘材料层与所述第一填充材料层的顶部低于所述衬底的上表面,从而形成第一绝缘层、第四绝缘层和第一填充层。

33、在一些实施例中,所述形成第三绝缘层,包括:

34、形成第三绝缘材料层,刻蚀所述第三绝缘材料层形成覆盖所述第四绝缘层、所述第一绝缘层和所述第一填充层的顶部以及所述第一隔离沟槽和所述第二子沟槽侧壁的上部的第三绝缘层,所述第三绝缘层在所述第一隔离沟槽内的部分定义出第一容置腔,所述第三绝缘层在所述第二子沟槽内的部分定义出第二容置腔。

35、在一些实施例中,所述形成第二绝缘层,包括:

36、形成第二绝缘材料层,所述第二绝缘材料层覆盖所述第一容置腔的底表面和侧壁,且充满所述第二容置腔;

37、刻蚀所述第二绝缘材料层,去除位于所述第二容置腔内的第二绝缘材料层以及覆盖所述第一容置腔底表面的第二绝缘材料层,以形成覆盖所述第一容置腔侧壁的第二绝缘层。

38、在一些实施例中,在形成所述第二绝缘层之后,所述方法还包括:

39、在所述第三绝缘层和所述第二绝缘层上方形成第二填充材料层,所述第二填充材料层完全填充所述第一容置腔和所述第二容置腔;

40、刻蚀所述第二填充材料层使得所述第二填充材料层的顶部与所述第二绝缘层的顶部齐平,从而形成第二填充层。

41、本公开实施例提供的半导体结构及其制造方法,其中,所述半导体结构包括:衬底以及位于所述衬底内的第一隔离沟槽;第一绝缘层,覆盖所述第一隔离沟槽的底表面和侧壁的下部;第二绝缘层,覆盖所述第一隔离沟槽的侧壁的上部;第三绝缘层,至少部分位于所述第一绝缘层和所述第二绝缘层之间,以将所述第一绝缘层和所述第二绝缘层隔离。本公开实施例使用第三绝缘层将第一绝缘层和第二绝缘层间隔开,从而将被捕获在第一绝缘层内的热电子和被捕获在第二绝缘层内的热电子间隔开,阻止被捕获在第二绝缘层内的热电子流向第一绝缘层内,降低第一绝缘层内储存的热电子数量,同时,第一绝缘层和第二绝缘层是被隔断的,与第一绝缘层和第二绝缘层未被隔断时相比,第一绝缘层和第二绝缘层储存热电子的载体减少了,因此其能够储存的热电子较少,如此,能够有效缓解heip效应。

42、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述第一绝缘层、所述第二绝缘层的材料包括氮化物,所述第三绝缘层的材料包括氧化物。

3.根据权利要求1所述的半导体结构,其特征在于,所述第一绝缘层的高度和所述第二绝缘层的高度的比值范围在2至6之间,所述第三绝缘层位于所述第一绝缘层和所述第二绝缘层之间的部分的高度和所述第二绝缘层的高度的比值范围在0.3至0.7之间。

4.根据权利要求1所述的半导体结构,其特征在于,

5.根据权利要求1所述的半导体结构,其特征在于,还包括:

6.根据权利要求5所述的半导体结构,其特征在于,

7.根据权利要求6所述的半导体结构,其特征在于,还包括:

8.根据权利要求7所述的半导体结构,其特征在于,还包括:

9.根据权利要求8所述的半导体结构,其特征在于,

10.根据权利要求8所述的半导体结构,其特征在于,所述第一隔离沟槽位于器件核心区或外围区,用于隔离选择晶体管,所述第二隔离沟槽位于器件单元区,用于隔离存储单元

11.一种半导体结构的制造方法,其特征在于,包括:

12.根据权利要求11所述的制造方法,其特征在于,在刻蚀所述衬底形成第一隔离沟槽的同一步骤中,还包括:

13.根据权利要求12所述的方法,其特征在于,在形成第一绝缘层之前,所述方法还包括:

14.根据权利要求13所述的方法,其特征在于,形成第一绝缘层包括:

15.根据权利要求14所述的方法,其特征在于,所述形成第三绝缘层,包括:

16.根据权利要求15所述的方法,其特征在于,所述形成第二绝缘层,包括:

17.根据权利要求16所述的方法,其特征在于,在形成所述第二绝缘层之后,所述方法还包括:

...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.根据权利要求1所述的半导体结构,其特征在于,所述第一绝缘层、所述第二绝缘层的材料包括氮化物,所述第三绝缘层的材料包括氧化物。

3.根据权利要求1所述的半导体结构,其特征在于,所述第一绝缘层的高度和所述第二绝缘层的高度的比值范围在2至6之间,所述第三绝缘层位于所述第一绝缘层和所述第二绝缘层之间的部分的高度和所述第二绝缘层的高度的比值范围在0.3至0.7之间。

4.根据权利要求1所述的半导体结构,其特征在于,

5.根据权利要求1所述的半导体结构,其特征在于,还包括:

6.根据权利要求5所述的半导体结构,其特征在于,

7.根据权利要求6所述的半导体结构,其特征在于,还包括:

8.根据权利要求7所述的半导体结构,其特征在于,还包括:

9.根据权利要求8所述的半导体结构,其特...

【专利技术属性】
技术研发人员:曾以志
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1