三维制造技术

提供了三维

【技术实现步骤摘要】
三维(3D)存储器装置和制作方法


[0001]本申请总体上涉及半导体
，并且具体涉及三维
(3D)
存储器装置及其制作方法
。

技术介绍

[0002]与非
(NAND)
存储器是一种不需要电力来保持所存储的数据的非易失型存储器
。
对消费电子品
、
云计算和大数据的不断增长的需求带来了对更大容量
、
更高性能的
NAND
存储器的持续需求
。
常规的二维
(2D)NAND
存储器接近了其物理极限，现在三维
(3D)NAND
存储器正在发挥重要作用
。3D NAND
存储器使用单个管芯上的多个堆叠层来实现更高的密度
、
更高的容量
、
更快的性能
、
更低的功耗以及更高的成本效率
。
[0003]在
NAND
制造中，例如，在图案化工艺和蚀刻工艺中频繁地使用对准标记
。
在将后继层与先前层对准时，可以使用嵌入在下面的层中的对准标记来执行对准
。
在一些情况下，对准标记引入了影响
NAND
存储器装置的可靠性的缺陷
。

技术实现思路

[0004]在本公开内容的一个方面中，一种用于制作半导体装置的方法包括：提供衬底；在该衬底之上形成包括半导体材料的半导体层；形成沿大致垂直于该衬底的方向部分地穿过该半导体层延伸的第一开口；在第一开口的侧壁之上和该半导体层之上沉积交替堆叠设置的第一堆叠层和第二堆叠层；以及采用预定电介质材料填充部分地被第一堆叠层和第二堆叠层填充的该第一开口，以形成用于制作该半导体装置的对准标记
。
第一堆叠层和第二堆叠层部分地填充该第一开口
。
[0005]在本公开内容的另一方面中，一种半导体装置包括：包括半导体材料的半导体层；以及对准标记的部分
。
该对准标记的该部分包括电介质材料，并且部分地穿过该半导体层延伸
。
该对准标记的该部分包括交替堆叠设置的第一堆叠层和第二堆叠层
。
[0006]在本公开内容的另一方面中，一种三维
(3D)
存储器装置包括：包括半导体材料的半导体层；形成于该半导体层之上的层级
(level)
处的包括导电材料的导电层；形成于该导电层之上的导体
/
绝缘体堆叠体；以及对准标记的结构
。
该对准标记的该结构形成于该半导体层与电介质层之间和该导电层的层级与该半导体层的层级之间，并且部分地穿过该半导体层延伸
。
[0007]在本公开内容的另一个方面中，一种系统包括存储器装置和用于控制该存储器装置的存储器控制器
。
该存储器装置包括：包括半导体材料的半导体层；形成于该半导体层之上的包括导电材料的导电层；形成于该导电层之上的导体
/
绝缘体堆叠体；以及对准标记的结构
。
该对准标记的该结构形成于该半导体层与电介质层之间和该导电层的层级与该半导体层的层级之间，并且部分地穿过该半导体层延伸
。
[0008]本领域技术人员根据本公开内容的说明书
、
权利要求书和附图能够理解本公开内容的其他方面
。
附图说明
[0009]图
1A
和图
1B
示出了根据本公开内容的各个方面的处于制作过程期间的特定阶段的示例性结构的顶视图和示例性三维
(3D)
阵列装置的截面图；
[0010]图2‑
11
是图
1B
中所示的
3D
阵列装置的一部分的截面图，其示出了根据本公开内容的各个方面的在制作过程期间形成对准标记和底部选择栅
(bottom select gate
，
BSG)
切口的方法；
[0011]图
12A
和图
12B
示出了根据本公开内容的各个方面的在形成了阶梯结构之后的具有不同对准标记结构的该
3D
阵列装置的截面图；
[0012]图
13
和图
14
示出了根据本公开内容的各个方面的在形成了沟道孔结构和功能层之后的示例性结构的顶视图和图
12B
中所示的
3D
阵列装置的截面图；
[0013]图
15
和图
16
示出了根据本公开内容的各个方面的在形成了栅极线缝隙之后的示例性结构的顶视图和图
14
中所示的
3D
阵列装置的截面图；
[0014]图
17
‑
19
示出了根据本公开内容的各个方面的处于制作过程中的特定阶段的图
16
中所示的
3D
阵列装置的截面图；
[0015]图
20
和图
21
示出了根据本公开内容的各个方面的处于制作过程中的特定阶段的图
19
中所示的
3D
阵列装置的截面图；
[0016]图
22
示出了根据本公开内容的各个方面的示例性外围装置的截面图；
[0017]图
23
示出了根据本公开内容的各个方面的在将图
21
中所示的
3D
阵列装置与图
22
中所示的外围装置键合之后的
3D
存储器装置的截面图；
[0018]图
24
示出了根据本公开内容的各个方面的处于特定阶段的图
23
中所示的
3D
存储器的截面图；
[0019]图
25
示出了根据本公开内容的各个方面的制作
3D
存储器装置的示意性流程图；
[0020]图
26
示出了根据本公开内容的各种实施例的具有存储器装置的示例性系统的框图；
[0021]图
27
示出了根据本公开内容的各个方面的具有存储器装置的示例性存储卡的图示；以及
[0022]图
28
示出了根据本公开内容的各个方面的具有存储器装置的示例性固态驱动器
(solid
‑
state drive
，
SSD)
的图示
。
具体实施方式
[0023]下文将参考附图描述根据本公开内容的各个方面的技术解决方案
。
只要有可能，就将在所有附图中使用相同的附图标记指示相同或相似部分
。
显然，所描述的方面只是本公开内容的一些而非全部方面
。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种用于制作半导体装置的方法，包括：提供衬底；在所述衬底之上形成包括半导体材料的半导体层；形成沿大致垂直于所述衬底的方向部分地穿过所述半导体层延伸的第一开口；在所述第一开口的侧壁之上和所述半导体层之上沉积交替堆叠设置的第一堆叠层和第二堆叠层，所述第一堆叠层和所述第二堆叠层部分地填充所述第一开口；以及采用电介质材料填充部分地被所述第一堆叠层和所述第二堆叠层填充的所述第一开口，以形成用于制作所述半导体装置的对准标记
。2.
根据权利要求1所述的方法，进一步包括：在沉积所述第一堆叠层和所述第二堆叠层之后，形成沿大致垂直于所述衬底的方向穿过所述第一堆叠层和所述第二堆叠层延伸的第二开口；以及在填充所述第一开口时，采用所述电介质材料填充所述第二开口，以形成底部选择栅
(BSG)
切口结构
。3.
根据权利要求2所述的方法，进一步包括：在形成所述第一开口之前，在所述半导体层之上沉积交替堆叠设置的第三堆叠层和第四堆叠层，其中，形成部分地穿过所述半导体层延伸的所述第一开口包括：穿过所述第三堆叠层和所述第四堆叠层形成所述第一开口
。4.
根据权利要求3所述的方法，其中，形成穿过所述第一堆叠层和所述第二堆叠层延伸的所述第二开口包括：穿过所述第三堆叠层和所述第四堆叠层形成所述第二开口
。5.
根据权利要求1所述的方法，其中，所述半导体材料包括多晶硅
。6.
根据权利要求1所述的方法，其中，所述第一堆叠层包括第一电介质材料，并且所述第二堆叠层包括第二电介质材料
。7.
根据权利要求1所述的方法，进一步包括：形成包括在所述第二堆叠层之上交替堆叠设置的第五堆叠层和第六堆叠层的电介质堆叠体
。8.
根据权利要求7所述的方法，进一步包括：通过蚀刻去除所述第六堆叠层，以形成空腔；以及在所述空腔中沉积导电层，以形成导体
/
绝缘体堆叠体
。9.
根据权利要求7所述的方法，进一步包括：形成沟道孔，所述沟道孔穿过所述电介质堆叠体延伸；在所述沟道孔的侧壁上形成阻挡层；在所述阻挡层的表面上形成电荷捕获层；在所述电荷捕获层的表面上形成隧穿层；以及在所述隧穿层的表面上形成半导体沟道
。10.
根据权利要求8所述的方法，进一步包括：形成穿过所述导体
/
绝缘体堆叠体的栅极线缝隙结构，从而分隔出多个存储单元
。11.
一种半导体装置，包括：包括半导体材料的半导体层；以及
包括电介质材料并且部分地穿过所述半导体层延伸的对准标记的一部分，所述对准标记的所述部分包括交替堆叠设置的第一堆叠层和第二堆叠层
。12.
根据权利要求
11
所述的半导体装置，进一步包括：在所述半导体层之上交替堆叠设置的第三堆叠层和第四堆叠层；以及包括所述电介质材料
、
穿过所述第三堆叠层和所述第四堆叠层延伸的底部选择栅
(BSG)
切口结构
。13.
根据权利要求
12
所述的半导体装置，其中，采用所述电介质材料同时填充所述对准标记和所述
BSG
切口结构
。14.
根据权利要求
11
所述的半导体装置，其中，所述对准标记的所述部分形成在非功能区域中
。15.
根据权利要求
12
所述的半导体装置，其中，所述对准标记的所述部分的整个结构形成于所述半导体层的层级与所述第三堆叠层或所述第四堆叠层的层级之间
。16.
根据权利要求
11
所述的半导体装置，其中，所述第一堆叠层包括第一电介质材料，并且所述第二堆叠层包括第二电介质材料
。17.
根据权利要求
12
所述的半导体装置，其中，所述第三堆叠层和所述第四堆叠层之一是导电堆叠层
。18.
根据权利要求
12
所述的半导体装置，进一步包括：形成于所述第四堆叠层之上的包括交替堆叠设置的导电堆叠层和电介质堆叠层的导体
/
绝缘体堆叠体；以及穿过所述导体
/
绝缘体堆叠体延伸的功能层和半导体沟道，所述功能层形成于所述半导体沟道与所述导体
/
绝缘体堆叠体之间
。19.
根据权利要求
18
所述的半导体装置，其中，所述功能层包括阻挡层
、
电荷捕获层和隧穿层
。20.
...

【专利技术属性】
技术研发人员：单传海，李兆松，鲁周阳，刘静，高晶，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：