存储器设备制造技术

一实施方式的存储器设备具备：衬底；多个第1导电体层，在第1方向上相互分开排列；第2导电体层及第3导电体层，在衬底与多个第1导电体层之间分别沿第2方向延伸，且在第2方向上相互分开排列；多个第4导电体层，相对于多个第1导电体层而在衬底的相反侧在第1方向上相互分开排列；第5导电体层，在多个第1导电体层与多个第4导电体层之间沿第2方向延伸；第1存储器柱，沿第1方向延伸且与多个第1导电体层交叉，连接于第2导电体层或第3导电体层；第2存储器柱，沿第1方向延伸且与多个第4导电体层交叉，连接于第5导电体层；及第1配线，连接第5导电体层与衬底之间。第1配线包含接点，该接点在第2导电体层与第3导电体层之间沿第1方向延伸，且与多个第1导电体层交叉。第1导电体层交叉。第1导电体层交叉。

【技术实现步骤摘要】
存储器设备
[0001]相关申请案的引用
[0002]本申请案基于2022年06月02日申请的在先日本专利申请案第2022
‑
090261号的优先权利益，且请求其利益，以引用形式将其内容全部包含于此。


[0003]实施方式涉及一种存储器设备。

技术介绍

[0004]NAND(与非)闪速存储器作为能够非易失地存储数据的存储器设备已为人所知。在如NAND闪速存储器那样的存储器设备中，为了高集成化、大容量化而采用三维存储器结构。三维存储器结构与用来控制存储器结构的周边电路有时设置在不同芯片上。该情况下，存储器设备是通过将设置有三维存储器结构的存储器芯片、与设置有周边电路的CMOS(complementary metal oxide semiconductor，互补金氧半导体)芯片贴合而形成。

技术实现思路

[0005]一个实施方式提供一种可在抑制电路面积增加的同时，使存储器容量增加的存储器设备。
[0006]实施方式的存储器设备具备衬底、多个第1导电体层、第2导电体层及第3导电体层、多个第4导电体层、第5导电体层、第1存储器柱、第2存储器柱、及第1配线。所述多个第1导电体层在第1方向上相互分开排列。所述第2导电体层及所述第3导电体层在所述衬底与所述多个第1导电体层之间分别沿与所述第1方向交叉的第2方向延伸，且在所述第2方向上相互分开排列。所述多个第4导电体层相对于所述多个第1导电体层而在所述衬底的相反侧在所述第1方向上相互分开排列。所述第5导电体层在所述多个第1导电体层与所述多个第4导电体层之间沿所述第2方向延伸。所述第1存储器柱沿所述第1方向延伸且与所述多个第1导电体层交叉，连接于所述第2导电体层或所述第3导电体层。所述第2存储器柱沿所述第1方向延伸且与所述多个第4导电体层交叉，连接于所述第5导电体层。所述第1配线电连接所述第5导电体层与所述衬底之间。所述第1配线包含接点。所述接点在所述第2导电体层与所述第3导电体层之间沿所述第1方向延伸，且与所述多个第1导电体层交叉。
[0007]根据所述构成，可提供一种能在抑制电路面积增加的同时，使存储器容量增加的存储器设备。
附图说明
[0008]图1是表示包含第1实施方式的存储器设备的存储器系统的构成的框图。
[0009]图2是表示第1实施方式的存储器设备的存储单元阵列及选择电路的电路构成的一例的电路图。
[0010]图3是表示第1实施方式的存储器设备的贴合结构的一例的图。
[0011]图4是表示第1实施方式的存储器设备的位线的立体布局的一例的图。
[0012]图5是表示第1实施方式的存储器设备的存储单元阵列的第1存储器芯片的平面布局的一例的、与图4的区域V对应的俯视图。
[0013]图6是表示第1实施方式的存储器设备的存储单元阵列的第2存储器芯片的平面布局的一例的、与图4的区域VI对应的俯视图。
[0014]图7是表示第1实施方式的存储器设备的截面结构的一例的、沿图5及图6的VII
‑
VII线的截面图。
[0015]图8是表示第1实施方式的存储器设备的存储器柱的截面结构的一例的、与图7的区域VIII对应的截面图。
[0016]图9是表示第1实施方式的存储器设备的存储单元晶体管的截面结构的一例的、沿图8的IX
‑
IX线的截面图。
[0017]图10是表示第1实施方式的存储器设备的贴合焊垫的截面结构的一例的、与图7的区域X对应的截面图。
[0018]图11是表示第1实施方式的存储器设备的截面结构的一例的、沿图5及图6的XI
‑
XI线的截面图。
[0019]图12是表示第2实施方式的存储器设备的位线的立体布局的一例的图。
[0020]图13是表示第2实施方式的存储器设备的第2存储器芯片的平面布局的一例的、与图12的区域XIII对应的俯视图。
[0021]图14是表示第2实施方式的存储器设备的截面结构的一例的、沿图13的XIV
‑
XIV线的截面图。
具体实施方式
[0022]以下，参照图式对实施方式进行说明。
[0023]另外，以下说明中，对具有大致相同功能及构成的构成要素附上相同符号。在特别区分具有相同构成的要素彼此的情况下，有时会在相同符号的末尾附加互不相同的文字或数字。
[0024]1.第1实施方式
[0025]对第1实施方式进行说明。
[0026]1.1构成
[0027]对第1实施方式的构成进行说明。
[0028]1.1.1存储器系统
[0029]图1是用来对第1实施方式的存储器系统的构成进行说明的框图。存储器系统是以连接于外部主机(未图示)的方式构成的存储装置。存储器系统例如是SD(Secure Digital，安全数字)
TM(Touch Memory，接触存储器)
卡那样的存储卡、UFS(Universal Flash Storage，通用闪速存储器)、SSD(Solid State Drive，固态驱动器)。存储器系统1包含存储器控制器2及存储器设备3。
[0030]存储器控制器2由例如SoC(System
‑
on
‑
a
‑
Chip，芯片上系统)那样的集成电路构成。存储器控制器2根据来自主机的请求而控制存储器设备3。具体而言，例如存储器控制器2将由主机请求写入的数据写入至存储器设备3。此外，存储器控制器2将请求从主机读出的
数据从存储器设备3读出并发送至主机。
[0031]存储器设备3是非易失地存储数据的存储器。存储器设备3例如是NAND闪速存储器。
[0032]存储器控制器2与存储器设备3的通信，例如是依据SDR(Single Data Rate，单倍数据速率)接口、切换DDR(Double Data Rate，双倍数据速率)接口、或ONFI(Open NAND Flash Interface，开放式NAND闪速存储器接口)。
[0033]1.1.2存储器设备
[0034]继续参照图1对第1实施方式的存储器设备的整体构成进行说明。存储器设备3例如具备存储单元阵列10、指令寄存器11、地址寄存器12、定序器13、驱动器模块14、行解码器模块15、选择电路16、及感测放大器模块17。
[0035]存储单元阵列10是数据的存储区域。存储单元阵列10包含区块组10a及10b。区块组10a及10b分别与形成在不同芯片上的存储区域对应。区块组10a包含多个区块BLKa＿0～BLKa＿n(n是1以上的整数)。区块组10b包含多个区块BLKb＿0～BLKb＿n。各区块BLKa及BLKb是多个存储单元的集合。各区块BLKa及BLKb例如作为数据的抹除单位来使用。多个存储单元的每个非易失地存储数据。此外，在存储单元阵列10设置有多个位线及多个字线。各存储单元例如与1个位线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器设备，具备：衬底；多个第1导电体层，在第1方向上相互分开排列；第2导电体层及第3导电体层，在所述衬底与所述多个第1导电体层之间分别沿与所述第1方向交叉的第2方向延伸，且在所述第2方向上相互分开排列；多个第4导电体层，相对于所述多个第1导电体层而在所述衬底的相反侧在所述第1方向上相互分开排列；第5导电体层，在所述多个第1导电体层与所述多个第4导电体层之间沿所述第2方向延伸；第1存储器柱，沿所述第1方向延伸且与所述多个第1导电体层交叉，连接于所述第2导电体层或所述第3导电体层；第2存储器柱，沿所述第1方向延伸且与所述多个第4导电体层交叉，连接于所述第5导电体层；及第1配线，连接所述第5导电体层与所述衬底之间；且所述第1配线包含接点，该接点在所述第2导电体层与所述第3导电体层之间沿所述第1方向延伸且与所述多个第1导电体层交叉。2.根据权利要求1所述的存储器设备，其还具备第1部件及第2部件，该第1部件及第2部件分别将所述多个第1导电体层断离，所述接点设置在所述第1部件与所述第2部件之间。3.根据权利要求1所述的存储器设备，其中所述接点在所述第1方向上观察时与所述第2存储器柱重叠。4.根据权利要求1所述的存储器设备，其还具备第1部件，该第1部件将所述多个第1导电体层断离，所述接点与所述第1部件重叠。5.根据权利要求4所述的存储器设备，其中所述接点在所述第1方向上观察时与所述第2存储器柱错开。6.根据权利要求1所述的存储器设备，其还具备：第1芯片，包含所述衬底；第2芯片，包含所述多个第1导电体层、所述第2导电体层、所述第3导电体层、及所述接点；及第3芯片，包含所述多个第4导电体层、及所述第5导电体层。7.根据权利要求1所述的存储器设备，其还具备第6导电体层，该第6导电体层沿所述第2方向延伸，在所述第2导电体层与所述第3导电体层之间与所述第2导电体层及所述第3导电体层在所述第2方向上排列。8.根据权利要求7所述的存储器设备，其中所述第6导电体层连接所述接点与所述衬底之间。9.根据权利要求7所述的存储器设备，其中所述接点在所述第1方向上观察时与所述第6导电体层重叠。10.根据权利要求7所述的存储器设备，其中所述接点在所述第1方向上观察时与所述
第5导电体层重叠。11.根据权利要求7所述的存储器设备，其中所述第5导电体层在所述第1方向上观察时与所述第2导电体层、所述第3导电体层及所述第6导电体层重叠。12.根据权利要求1所述的存储器设备，其还具备第2配线，该第2配线将所述第2导电体层及所述第3导电体层相对于所述衬底并联连接。13.根据权利要求12所述的存储器设备，其还具备：第1晶体管，设置在所述衬底，具有与所述第1配线连接的第1端；及第2晶体管，设置在所述衬...

【专利技术属性】
技术研发人员：田上政由，中塚圭祐，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：