半导体存储器装置和制造半导体存储器装置的方法制造方法及图纸

提供了一种半导体存储器装置和制造半导体存储器装置的方法。该半导体存储器装置可以包括：包括多个导电层的层叠结构、形成在层叠结构中的孔、在孔中的使孔的第一部分和第二部分彼此间隔开的存储器层、设置在孔的第一部分中的第一沟道层和设置在孔的第二部分中的第二沟道层。二沟道层。二沟道层。

【技术实现步骤摘要】
半导体存储器装置和制造半导体存储器装置的方法


[0001]本公开总体上涉及一种半导体存储器装置和制造半导体存储器装置的方法，更具体地，涉及一种三维半导体存储器装置和制造三维半导体存储器装置的方法。

技术介绍

[0002]半导体存储器装置可以包括能够存储数据的多个存储器单元。三维半导体存储器装置的多个存储器单元可以三维地布置。在三维半导体存储器装置中，多个存储器单元可以通过形成为栅极层叠结构的沟道结构串联连接。

技术实现思路

[0003]根据本公开的一个实施方式，可以提供一种半导体存储器装置，该半导体存储器装置包括：层叠结构，其包括多个导电层，多个导电层中的每一个具有面向第一方向的表面并且多个导电层在第一方向上彼此间隔开；孔，其形成在层叠结构中，孔包括在垂直于第一方向的第二方向上彼此相邻的第一部分和第二部分，其中，越靠近第一部分和第二部分之间的连接点，孔的宽度越窄；第一沟道层，其位于孔的第一部分中；第二沟道层，其位于孔的第二部分中；以及存储器层，其插置在第一沟道层和第二沟道层之间，并且延伸到层叠结构与第一沟道层和第二沟道层中的每一个之间的空间中。
[0004]根据本公开的一个实施方式，可以提供一种半导体存储器装置，该半导体存储器装置包括：层叠结构，其包括彼此间隔开的多个导电层；蝶形孔，其形成在层叠结构中；存储器层，其沿蝶形孔的侧壁延伸，存储器层使蝶形孔中的第一区域和第二区域隔离；第一沟道层，其位于第一区域中；以及第二沟道层，其位于第二区域中。
[0005]根据本公开的一个实施方式，可以提供一种制造半导体存储器装置的方法，该方法包括：在下部结构上方形成层叠结构；在层叠结构中形成孔，其中，孔包括在平面图中彼此相邻的第一部分和第二部分，越靠近第一部分和第二部分之间的连接点，第一部分的宽度和第二部分的宽度变得越窄；形成存储器层，其设置在孔的第一部分和第二部分之间的连接点处，存储器层沿孔的第一部分和第二部分中的每一个的侧壁延伸；以及分别在孔的第一部分和第二部分中形成第一沟道层和第二沟道层，所述第一部分和所述第二部分通过存储器层而彼此隔离。
附图说明
[0006]现在将在下文中参照附图更全面地描述实施方式的各种示例；然而这些实施方式可以以不同的形式实施，并且不应当被解释为限于本文阐述的实施方式。相反，提供这些实施方式是为了使本领域技术人员能够实现本公开。
[0007]在附图中，为了图示清楚可能夸大尺寸。应当理解，当一个元件被称为位于两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在附加的中间元件。在所有附图中，相同的附图标记表示相同的元件。
[0008]图1是示出根据本公开的一个实施方式的半导体存储器装置的框图。
[0009]图2是示出根据本公开的一个实施方式的存储器单元阵列的电路图。
[0010]图3A和图3B是示意性地示出根据本公开的实施方式的半导体存储器装置的垂直布置的视图。
[0011]图4A、图4B、图4C和图4D是示出根据本公开的实施方式的半导体存储器装置的平面图。
[0012]图5A、图5B和图5C是示出根据本公开的一个实施方式的半导体存储器装置的截面图。
[0013]图6A、图6B和图6C是示出根据本公开的实施方式的半导体存储器装置的平面图。
[0014]图7是示出根据本公开的一个实施方式的半导体存储器装置的截面图。
[0015]图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13和图14是示出根据本公开的实施方式的制造半导体存储器装置的方法的视图。
[0016]图15A、图15B、图16A、图16B和图17是示出根据本公开的一个实施方式的制造半导体存储器装置的方法的视图。
[0017]图18是示出根据本公开的一个实施方式的存储器系统的配置的框图。
[0018]图19是示出根据本公开的一个实施方式的计算系统的配置的框图。
具体实施方式
[0019]本文公开的具体结构描述和功能描述仅是例示性的，用于描述根据本公开的构思的实施方式的目的。根据本公开的构思的实施方式可以以各种形式实现，并且不应该被解释为限于本文阐述的特定实施方式。
[0020]应当理解，尽管术语“第一”、“第二”等可能在本文中用于描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一元件区分开，而不用于暗示元件的数量或顺序。
[0021]实施方式提供了一种半导体存储器装置和制造半导体存储器装置的方法，其可以提高操作可靠性。
[0022]图1是示出根据本公开的一个实施方式的半导体存储器装置的框图。
[0023]参照图1，半导体存储器装置50可以包括外围电路结构40和存储器单元阵列10。
[0024]外围电路结构40可以被配置为执行用于在存储器单元阵列10中存储数据的编程操作、用于输出存储在存储器单元阵列10中的数据的读取操作、以及用于擦除存储在存储器单元阵列10中的数据的擦除操作。在一个实施方式中，外围电路结构40可以包括输入/输出电路21、控制电路23、电压发生电路31、行解码器33、列解码器35、页缓冲器37和源极线驱动器39。
[0025]存储器单元阵列10可以通过公共源极线CSL、位线BL、漏极选择线DSL、字线WL和源极选择线SSL连接到外围电路结构40。
[0026]输入/输出电路21可以向控制电路23传输从半导体存储器装置50的外部装置(例如，存储器控制器)接收的命令CMD和地址ADD。输入/输出电路21可以与外部装置和列解码器35交换数据DATA。
[0027]控制电路23可以响应于命令CMD和地址ADD而输出操作信号OP_S、行地址RADD、源
极线控制信号SL_S、页缓冲器控制信号PB_S和列地址CADD。
[0028]电压发生电路31可以响应于操作信号OP_S而产生用于编程操作、读取操作和擦除操作的各种操作电压Vop。
[0029]行解码器33可以响应于行地址RADD而将操作电压Vop传输到漏极选择线DSL、字线WL和源极选择线SSL。
[0030]列解码器35可以响应于列地址CADD而将从输入/输出电路21输入的数据DATA传送到页缓冲器37，或将存储在页缓冲器37中的数据DATA传送到输入/输出电路21。列解码器35可以通过列线CL与输入/输出电路21交换数据DATA。列解码器35可以通过数据线DL与页缓冲器37交换数据DATA。
[0031]页缓冲器37可以响应于页缓冲器控制信号PB_S而临时存储通过位线BL接收的数据DATA。页缓冲器37可以在读取操作中感测位线BL的电压或电流。
[0032]源极线驱动器39可以响应于源极线控制信号SL_S而控制施加到公共源极线CSL的电压。
[0033]图2是示出根据本公开的一个实施方式的存储器单元阵列的电路图。
[0034]参照图2，存储器单元阵列可以包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：层叠结构，所述层叠结构包括多个导电层，所述多个导电层中的每一个具有面向第一方向的表面，并且所述多个导电层在所述第一方向上彼此间隔开；孔，所述孔形成在所述层叠结构中，所述孔包括在垂直于所述第一方向的第二方向上彼此相邻的第一部分和第二部分，其中，越靠近所述第一部分和所述第二部分之间的连接点，所述孔的宽度越窄；第一沟道层，所述第一沟道层位于所述孔的所述第一部分中；第二沟道层，所述第二沟道层位于所述孔的所述第二部分中；以及存储器层，所述存储器层插置在所述第一沟道层和所述第二沟道层之间，并且延伸到所述层叠结构与所述第一沟道层和所述第二沟道层中的每一个之间的空间中。2.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括第一绝缘柱和第二绝缘柱，所述第一绝缘柱和所述第二绝缘柱在所述孔的所述第一部分和所述第二部分之间的所述连接点的两侧贯穿所述层叠结构。3.根据权利要求2所述的半导体存储器装置，其中，所述孔在与所述第一绝缘柱和所述第二绝缘柱接触的区域中凹入。4.根据权利要求2所述的半导体存储器装置，其中，所述存储器层沿所述第一绝缘柱和所述第二绝缘柱中的每一个的侧壁形成，以具有基于所述第一绝缘柱和所述第二绝缘柱的轮廓的凹入形状。5.根据权利要求2所述的半导体存储器装置，其中，在所述第一方向上，所述第一沟道层和所述第二沟道层中的每一个的长度大于所述第一绝缘柱和所述第二绝缘柱中的每一个的长度。6.根据权利要求1所述的半导体存储器装置，其中，所述多个导电层包括朝向所述连接点突出的突出部分。7.根据权利要求6所述的半导体存储器装置，其中，所述孔在与所述多个导电层的所述突出部分接触的区域中凹入。8.根据权利要求6所述的半导体存储器装置，其中，所述存储器层沿所述多个导电层的所述突出部分形成。9.根据权利要求1所述的半导体存储器装置，其中，所述孔的所述第一部分和所述第二部分的边缘与假想圆形的边缘重叠。10.根据权利要求1所述的半导体存储器装置，其中，所述孔的所述第一部分和所述第二部分的边缘与假想椭圆的边缘重叠。11.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：第一位线，所述第一位线连接到所述第一沟道层；第二位线，所述第二位线连接到所述第二沟道层；以及掺杂半导体结构，所述掺杂半导体结构连接到所述第一沟道层和所述第二沟道层。12.一种半导体存储器装置，所述半导体存储器装置包括：层叠结构，所述层叠结构包括彼此间隔开的多个导电层；蝶形孔，所述蝶形孔形成在所述层叠结构中；存储器层，所述存储器层沿所述蝶形孔的侧壁延伸，所述存储器层隔离所述蝶形孔中
的第一区域和第二区域；第一沟道层，所述第一沟道层位于所述第一区域中；以及第二沟道层，所述第二沟道层位于所述第二区域中。13.根据权利要求12所述的半导体存储器...

【专利技术属性】
技术研发人员：李建泳，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：