三维存储器件及其形成方法技术

一种三维(3D)存储器件包括第一衬底、第一半导体结构和第二半导体结构。第一半导体结构设置在第一衬底上。第一半导体结构包括第二衬底和设置在第二衬底之上的外围器件，并且外围器件面向第一衬底形成。第二半导体结构设置在第一半导体结构上。第二半导体结构包括掺杂半导体层和设置在掺杂半导体层和第一半导体结构之间的存储器阵列结构。构之间的存储器阵列结构。构之间的存储器阵列结构。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件及其形成方法


[0001]本公开涉及存储器件以及用于形成存储器件的方法，更具体而言，涉及三维(3D)存储器件以及用于形成3D存储器件的方法。

技术介绍

[0002]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面半导体器件(例如存储单元)缩放到更小的尺寸。然而，随着半导体器件的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。3D半导体器件架构可以解决一些平面半导体器件中的密度限制，例如闪存器件。
[0003]可以通过堆叠半导体晶圆或管芯并将它们垂直互连来形成3D半导体器件，使得所得到的结构用作单个器件从而以与常规平面工艺相比降低的功率和更小的占用面积来实现性能改进。在用于堆叠半导体衬底的各种技术中，键合(例如，混合键合)由于其形成高密度互连的能力而被认为是有前途的技术之一。

技术实现思路

[0004]在一方面，公开了一种3D存储器件。所述3D存储器件包括第一衬底、第一半导体结构和第二半导体结构。第一半导体结构设置在第一衬底上。第一半导体结构包括第二衬底和设置在第二衬底之上的外围器件，并且外围本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：第一衬底；第一半导体结构，设置在所述第一衬底上，所述第一半导体结构包括第二衬底和设置在所述第二衬底之上的外围器件，其中，所述外围器件面向所述第一衬底形成；以及第二半导体结构，设置在所述第一半导体结构上，所述第二半导体结构包括掺杂半导体层和设置在所述掺杂半导体层和所述第一半导体结构之间的存储器阵列结构。2.根据权利要求1所述的3D存储器件，还包括互连层，其中，所述第二半导体结构设置在所述互连层和所述第一半导体结构之间，并且第一接触部焊盘形成在电耦合到所述第二半导体结构的所述掺杂半导体层的所述互连层中。3.根据权利要求1所述的3D存储器件，还包括所述第一半导体结构和所述第二半导体结构之间的键合界面。4.根据权利要求1
‑
3中任一项所述的3D存储器件，其中，所述第二衬底包括设置在所述第一衬底和所述掺杂半导体层之间的单晶硅层。5.根据权利要求2所述的3D存储器件，其中，所述存储器阵列结构还包括：存储器堆叠体，具有多个交错的导电层和电介质层；以及沟道结构，延伸穿过所述存储器堆叠体，所述沟道结构包括存储膜和半导体沟道，其中，所述半导体沟道与所述掺杂半导体层接触。6.根据权利要求5所述的3D存储器件，还包括：第一穿硅接触部结构，设置在所述第一半导体结构和所述第二半导体结构之间，其中，所述导电层中的至少一个通过所述第一穿硅接触部结构电耦合到所述外围器件。7.根据权利要求6所述的3D存储器件，还包括：第二穿硅接触部结构，设置在所述第一半导体结构和所述第二半导体结构之间；以及穿阵列连接线，延伸穿过所述第二半导体结构，其中，所述外围器件通过所述第二穿硅接触部结构和所述穿阵列连接线电耦合到所述互连层中的第二接触部焊盘。8.根据权利要求7所述的3D存储器件，其中，所述外围器件还包括晶体管，并且所述第二接触部焊盘通过所述第二穿硅接触部结构和所述穿阵列连接线电耦合到所述晶体管的第一源极/漏极端子。9.一种系统，包括：三维(3D)存储器件，被配置为存储数据，所述3D存储器件包括：第一衬底；第一半导体结构，设置在所述第一衬底上，所述第一半导体结构包括第二衬底和设置在所述第二衬底之上的外围器件，其中，所述外围器件面向所述第一衬底形成；以及第二半导体结构，设置在所述第一半导体结构上，所述第二半导体结构包括掺杂半导体层和设置在所述掺杂半导体层和所述第一半导体结构之间的存储器阵列结构；以及存储器控制器，耦合到所述3D存储器件并且被配置为控制所述3D存储器件的操作。10.一种用于形成三维(3D)存储器件的方法，包括：形成存储器阵列结构；
在所述存储器阵列结构之上形成第一衬底；形成与所述第一衬底接触的外围器件；在所述外围器件之上的第一电介质层中形成第一互连层；在所述第一电介质层之上形成第二衬底；以及形成与所述存储器阵列结构接触的掺杂半导体层。11.根据权利要求10所述的方法，还包括：在掺杂半导体层之上形成第二互连层，其中，所述第二互连层的第一接触部焊盘电耦合到所述掺杂半导体层。12.根据权利要求10所述的方法，其中，形成所述存储器阵列结构还包括：形成包括多个电介质层和与所述多个电介质层交错的多个牺牲层的电介质堆叠体；形成垂直延伸穿过所述电介质堆叠体的沟道结构；以及用多个导电层替换所述多个牺牲层。13.根据权利要求10所述的方法，其中，形成所述存储器阵列结构还包括：形成包括多条字线的堆叠体结构；以及形成垂直延伸穿过所述堆叠体结构的沟道结构。14.根据权利要求10
‑
13中任一项所述的方法，其中，在所述存储器阵列结构之上形成所述第一衬底还包括：提供包括第二电介质层的第三衬底；将所述第三衬底通过所述第二电介质层以面对面的方式键合到所述存储器阵列结构；在所述第三衬底中形成异质界面；以及沿着所述异质界面去除所述第三衬底的一部分以形成所述第一衬底。15.根据权利要求14所述的方法，其中，在所述第三衬底中形成所述异质界面包括将掺杂剂注入到所述第三衬底中。16.根据权利要求15所述的方法，其中，所述掺杂剂包括氢。17.根据权利要求10
‑
13中任一项所述的方法，其中，在所述存储器阵列结构之上形成所述第一衬底还包括：将复合衬底键合在所述存储器阵列结构上；以及去除所述复合衬底的一部分以形成所述第一衬底。18.根据权利要求17所述的方法，其中，所述复合衬底包括绝缘体上硅(SOI)衬底，所述绝缘体上硅衬底包括单晶硅层、绝缘层和单晶硅衬底。19.根据权利要求18所述的方法，其中，去除所述复合衬底的所述部分以形成所述第一衬底还包括：从所述复合衬底去除所述单晶硅层上方的所述单晶硅衬底和所述绝缘层以形成所述第一衬底。20.根据权利要求10
‑
19中任一项所述的方法，其中，形成与所述第一衬底接触的所述外围器件还包括：在所述第一衬底中形成晶体管，所述晶体管包括栅极结构、第一源极/漏极端子和第二源极/漏极端子。21.根据权利要求20所述的方法，还包括：
形成穿透所述第一衬底的第一穿硅接触部结构，其中，所述存储器阵列结构通过所述第一穿硅接触部结构电耦合到所述外围器件。22.根据权利要求21所述的方法，其中，在所述外围器件之上的所述第一电介质层中形成所述第一互连层还包括：将所述第一穿硅接触部结构与所述外围器件电连接。23.根据权利要求21所述的方法，还包括：形成穿透所述第一衬底的第二穿硅接触部结构；以及形成延伸穿过所述存储器阵列结构的穿阵列连接线，其中，所述外围器件的所述第一源极/漏极端子通过所述第二穿硅接触部结构和所述穿阵列连接线电耦合到所述第二互连层中的第二接触部焊盘。24.根据权利要求10所述的方法，其中，形成与所述存储器阵列结构接触的所述掺杂半导体层还包括：去除所述存储器阵列结构的一部分以暴露沟道结构的一部分；形成与所述沟道结构的暴露部分接触的所述掺杂半导体层；以及局部激活所述掺杂半导体层和所述沟道结构的与所述掺杂半导体层接触的部分。25.根据权利要求24所述的方法，其中，局部激活所述掺杂半导体层和所述沟道结构的与所述掺杂半导体层接触的部分还包括：在具有所述掺杂半导体层和所述沟道结构的所述部分的区域中施加热，以激活所述掺杂半导体层和所述沟道结构的所述部分中的掺杂剂。26.根据权利要求10所述的方法，还包括：对所暴露的存储器阵列结构执行注入操作。27.一种用于形成三维(3D)存储器件的方法，包括：在第一衬底上形成第一电介质层；在所述第一电介质层中形成存储器阵列结构；将第二衬底键合到所述第一电介质层，其中，所述第二...

【专利技术属性】
技术研发人员：杨远程，周文犀，夏志良，刘威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：