半导体存储装置及半导体存储装置的制造方法制造方法及图纸

实施方式提供一种抑制存储单元的动作不良的半导体存储装置及半导体存储装置的制造方法。实施方式的半导体存储装置具备：积层体，具有绝缘层与导电层，且由绝缘层及导电层沿第1方向交替地积层而成；半导体层，贯通绝缘层及导电层；存储器层，在与第1方向交叉的第2方向上设置在积层体与半导体层之间；以及绝缘部，在第2方向上从绝缘层朝向半导体层延伸。在包含积层体、半导体层、存储器层及绝缘部且沿着第1方向的截面中，绝缘部与存储器层的界面具有与绝缘层的第1方向的中央部重叠的第1部分及与绝缘层的第1方向的端部重叠的第2部分。第2部分与第1部分相比在第2方向上更靠近绝缘层，界面是从第1部分到第2部分为止朝向半导体层侧呈凸状弯曲。层侧呈凸状弯曲。层侧呈凸状弯曲。

【技术实现步骤摘要】
半导体存储装置及半导体存储装置的制造方法
[0001][相关申请的交叉参考][0002]本申请享有以日本专利申请2022
‑
100043号(申请日：2022年6月22日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法。

技术介绍

[0004]一直以来使用具有位线、字线及与它们连接的存储单元的半导体存储装置。通过选择位线与字线来施加电压，能够对存储单元写入、读出数据。

技术实现思路

[0005]本专利技术要解决的问题在于提供一种抑制存储单元的动作不良的半导体存储装置及半导体存储装置的制造方法。
[0006]实施方式的半导体存储装置具备：积层体，具有绝缘层与导电层，且由绝缘层及导电层沿第1方向交替地积层而成；半导体层，贯通绝缘层及导电层；存储器层，在与第1方向交叉的第2方向上设置在积层体与半导体层之间；以及绝缘部，在第2方向上从绝缘层朝向半导体层延伸。在包含积层体、半导体层、存储器层及绝缘部且沿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，具备：积层体，具有绝缘层与导电层，且由所述绝缘层及所述导电层沿第1方向交替地积层而成；半导体层，贯通所述绝缘层及所述导电层；存储器层，在与所述第1方向交叉的第2方向上设置在所述积层体与所述半导体层之间；以及绝缘部，在所述第2方向上从所述绝缘层朝向所述半导体层延伸；且在包含所述积层体、所述半导体层、所述存储器层及所述绝缘部且沿着所述第1方向的截面中，所述绝缘部与所述存储器层的界面具有与所述绝缘层的所述第1方向的中央部重叠的第1部分及与所述绝缘层的所述第1方向的端部重叠的第2部分，所述第2部分与所述第1部分相比在所述第2方向上更靠近所述绝缘层，所述界面是从所述第1部分到所述第2部分为止朝向所述半导体层侧呈凸状弯曲。2.根据权利要求1所述的半导体存储装置，其中所述存储器层具有：阻挡绝缘膜，设置在所述导电层与所述半导体层之间、及所述绝缘部与所述半导体层之间；隧道绝缘膜，设置在所述阻挡绝缘膜与所述半导体层之间；以及电荷蓄积膜，设置在所述阻挡绝缘膜与所述隧道绝缘膜之间；且所述电荷蓄积膜具有：第1区域，在所述第2方向上与所述导电层重叠；以及第2区域，在所述第2方向上与所述绝缘部重叠；所述第2区域在所述第2方向上具有比所述第1区域的厚度小的厚度。3.根据权利要求1所述的半导体存储装置，其中所述绝缘部含有硅、氧及碳，所述绝缘部中的所述碳的浓度高于所述绝缘层中的所述碳的浓度。4.根据权利要求3所述的半导体存储装置，其中所述绝缘部中的所述碳的浓度为1原子％以上20原子％以下，在所述第2方向上，所述绝缘部的厚度为0.5nm以上5nm以下。5.根据权利要求1所述的半导体存储装置，其中所述界面还具有与所述导电层的所述第1方向的中央部重叠的第3部分，在所述第2方向上，所述第1部分与所述第3部分的间隔为0.5nm以上5nm以下。6.一种半导体存储装置的制造方法，包括如下步骤：将第1层与第2层沿第1方向交替地积层而形成积...

【专利技术属性】
技术研发人员：藤塚良太，山中孝纪，岸寛贵，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：