具有隔离壁的位单元制造技术

提供了一种用于静态随机存取存储器SRAM的位单元(10)，该位单元包括第一对互补晶体管和第二对互补晶体管以及第一传输门晶体管(PG1)和第二传输门晶体管(PG2)。第一反相器栅极电极(121)形成用于第一对互补晶体管的公共栅极电极，且第二反相器栅极电极(122)形成用于第二对互补晶体管的公共栅极电极。此外，第一传输栅极电极(131)形成第一传输门晶体管的栅极，且第二传输栅极电极(132)形成第二传输门晶体管的栅极。还提供了将第一传输栅极电极与第一反相器栅极电极分隔开以及将第二传输栅极电极与第二反相器栅极电极分隔开的第一和第二介电壁(141，142)。142)。142)。

【技术实现步骤摘要】
具有隔离壁的位单元


[0001]本专利技术涉及用于布置在半导体基板上的静态随机存取存储器(SRAM)的位单元，以及用于形成此类位单元的方法。

技术介绍

[0002]集成电路的设计通常涉及组合大量的功能单元，每个单元包括互连的多个晶体管以提供所需功能。存储器电路包括被配置成存储一个或多个位的多个存储器位单元。存储器电路的一个显著示例是静态随机存取存储器(SRAM)。在常规SRAM技术中，位单元占据总管芯表面积的相对较大部分。
[0003]尽管晶体管小型化的持续进步似乎允许更小的单元设计并从而允许更密集的电路，但尺寸减小的晶体管的开发本身可能不足以实现面积高效的电路系统。的确，晶体管的层和互连也需要考虑。

技术实现思路

[0004]本专利技术的目的是提供一种用于SRAM的位单元，该位单元使得能够进行面积高效的电路设计。可从下文中理解其他目的或另外一些目的。
[0005]根据第一方面，提供了一种用于布置在半导体基板上的SRAM的位单元，该位单元包括：
[0006]第一对互补晶体管，包括第一上拉晶体管和第一下拉晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于布置在半导体基板(110)上的静态随机存取存储器SRAM的位单元(10)，所述位单元包括：第一对互补晶体管，包括第一上拉晶体管(PU1)和第一下拉晶体管(PD1)；第二对互补晶体管，包括第二上拉晶体管(PU2)和第二下拉晶体管(PD2)；第一传输门晶体管(PG1)；以及第二传输门晶体管(PG2)；其中每一晶体管包括半导体沟道，所述半导体沟道沿着相应的水平沟道轨迹(FT1、FT2、FT3、FT4)在相应的源极区和漏极区之间延伸；其中所述位单元还包括：形成用于所述第一对互补晶体管的半导体沟道的公共栅极电极的第一反相器栅极电极(121)和形成用于所述第二对互补晶体管的半导体沟道的公共栅极电极的第二反相器栅极电极(122)，其中所述第一反相器栅极电极和所述第二反相器栅极电极在横向于所述沟道轨迹的相应水平栅极轨迹(GT、GT2)中延伸：形成所述第一传输门晶体管的栅极并与所述第一反相器栅极电极对准的第一传输栅极电极(131)；形成所述第二传输门晶体管的栅极并与所述第二反相器栅极电极对准的第二传输栅极电极(132)；形成在将所述第一传输栅极电极与所述第一反相器栅极电极分隔开的沟槽中的第一介电壁(141)；以及形成在将所述第二传输栅极电极与所述第二反相器栅极电极分隔开的沟槽中的第二介电壁(142)。2.根据权利要求1所述的位单元，其特征在于，每一晶体管的半导体沟道被布置在公共水平平面中。3.根据权利要求1或2所述的位单元，其特征在于，所述第一下拉晶体管和所述第一传输门晶体管的半导体沟道在公共第一沟道轨迹中对准，并且其中所述第二下拉晶体管和所述第二传输门晶体管的半导体沟道在公共第二沟道轨迹中对准。4.根据权利要求1所述的位单元，其特征在于，所述第一对互补晶体管和所述第二对互补晶体管被布置在相应的垂直堆叠中，并且其中所述第一反相器栅极电极和所述第二反相器栅极电极中的每一者还在相应一对互补晶体管的上拉晶体管和下拉晶体管之间垂直延伸。5.根据权利要求4所述的位单元，其特征在于：所述第一上拉晶体管和所述第一传输门晶体管的半导体沟道在公共第一沟道轨迹中对准；所述第二上拉晶体管和所述第二传输门晶体管的半导体沟道在公共第二沟道轨迹中对准；以及所述第一沟道轨迹和所述第二沟道轨迹被布置在所述基板上方的第一垂直层级处。6.根据权利要求5所述的位单元，其特征在于，所述第一下拉晶体管和所述第二下拉晶体管被布置在所述第一层级上方的第二垂直层级处。7.根据权利要求6...

【专利技术属性】
技术研发人员：刘孝萱，S，
申请(专利权)人：鲁汶天主教大学，
类型：发明
国别省市：