存储装置制造方法及图纸

技术编号:39730126 阅读:4 留言:0更新日期:2023-12-17 23:34
实施方式的存储装置中,第1及第2反相器电路连接在第1及第2节点之间。第1反相器电路包含了在第3节点处连接的第2及第3晶体管。第2反相器电路包含了在第4节点处连接的第4及第5晶体管。第6晶体管连接在第5晶体管的栅极与第3节点之间。第7晶体管连接在第3晶体管的栅极与第4节点之间。第8晶体管连接在第3晶体管的栅极与第3节点之间。第9晶体管连接在第5晶体管的栅极与第4节点之间。在第1时刻,第8及第9晶体管的栅极电压下降,形成了在第2时刻对第1及第2节点施加第1及第2电压的状态,从第1时刻到第1及第2时刻的中间的第3时刻,第6及第7晶体管的栅极电压上升。管的栅极电压上升。管的栅极电压上升。

【技术实现步骤摘要】
存储装置
[0001][相关申请案的引用][0002]本申请案基于2022年06月09日提出申请的在先日本专利申请案第2022

093593号的优先权而主张优先权利益,通过引用将其全部内容并入本文中。


[0003]实施方式大体上涉及一种存储装置。

技术介绍

[0004]作为存储装置,已知有DRAM(Dynamic Random Access Memory,动态随机存取存储器)。DRAM的存储单元包含电容器及晶体管。存储单元是基于电容器中储存的电荷来保存数据。通过感测放大器将基于作为数据读出对象的存储单元的数据的电压放大,由此来判别所存储的数据。

技术实现思路

[0005]一实施方式想要提供一种抑制了误动作的存储装置。
[0006]一实施方式的存储装置包含电容器、第1晶体管、第1反相器电路、第2反相器电路、第6晶体管、第7晶体管、第8晶体管、及第9晶体管。
[0007]所述第1晶体管在第1端与所述电容器连接。所述第1反相器电路连接在第1节点与第2节点之间,包含了在第3节点处串联连接的p型第2晶体管及n型第3晶体管。所述第2反相器电路连接在所述第1节点与所述第2节点之间,包含了在第4节点处串联连接的p型第4晶体管及n型第5晶体管。所述第6晶体管连接在所述第5晶体管的栅极与所述第3节点之间。所述第7晶体管连接在所述第3晶体管的栅极与所述第4节点之间且所述第1晶体管的第2端与所述第4节点之间。所述第8晶体管连接在所述第3晶体管的所述栅极与所述第3节点之间。所述第9晶体管连接在所述第5晶体管的所述栅极与所述第4节点之间。在第1时刻施加给所述第8晶体管的栅极及所述第9晶体管的栅极的电压下降。形成了在第2时刻对所述第1节点施加第1电压,同时对所述第2节点施加比所述第1电压低的第2电压的状态。从所述第1时刻到所述第1时刻与所述第2时刻的中间的第3时刻,施加给所述第6晶体管的栅极及所述第7晶体管的栅极的电压上升。
[0008]根据所述构成,能够提供一种抑制了误动作的存储装置。
附图说明
[0009]图1是表示第1实施方式的存储装置的功能模块及相关构成要素的图。
[0010]图2是表示第1实施方式的存储单元的构成要素及构成要素的连接的图。
[0011]图3是表示第1实施方式的感测放大器的部分构成要素及构成要素的连接的图。
[0012]图4是表示第1实施方式的存储装置的读出电路的构成要素及构成要素的连接的图。
[0013]图5是按照时间表示第1实施方式的存储装置的感测放大器控制电路中的信号波形的图。
[0014]图6是按照时间示意性表示第1实施方式的存储装置的几个要素的数据读出期间的电位的图。
[0015]图7是示意性表示第1实施方式的存储装置的感测放大器电路的构成要素的均衡期间的连接的图。
[0016]图8是示意性表示第1实施方式的存储装置的感测放大器电路的构成要素的偏移消除期间的连接的图。
[0017]图9是示意性表示第1实施方式的存储装置的感测放大器电路的构成要素的电荷共享期间的连接的图。
[0018]图10是按照时间示意性表示第1实施方式及参考用存储装置的几个要素的数据读出期间的电位的图。
[0019]图11是按照时间示意性表示参考用存储装置的几个要素的数据读出期间的电位的图。
[0020]图12是按照时间示意性表示第1实施方式的变化例的存储装置的几个要素的数据读出期间的电位的图。
具体实施方式
[0021]以下,参考附图对实施方式进行叙述。关于某实施方式或不同的实施方式中具有大致相同功能及构成的多个构成要素,有时会在参考符号的末尾进而附加数字或字符,以便相互之间加以区分。在继某个已叙述过的实施方式之后叙述的实施方式中,主要对与已叙述过的实施方式不同的方面进行叙述。只要未明确表示或理所当然地排除,那么某实施方式相关的叙述也可以全部适用于其它实施方式的叙述。
[0022]在本说明书及权利要求书中,所谓将某第1要素“连接”于另外的第2要素,包含第1要素直接或始终、或者选择性地经由具有导电性的要素而连接于第2要素的情况。
[0023]1.第1实施方式1.1.构造(构成)图1表示第1实施方式的存储装置的功能模块。存储装置1是存储数据的装置。存储装置1包含存储单元阵列11、输入输出电路12、控制电路13、电压产生电路14、行选择电路15、列选择电路16、写入电路17、读出电路18、及感测放大器19。
[0024]存储单元阵列11包含多个存储单元MC、多个字线WL、及多个位线BL。各存储单元MC可存储1比特的数据。各存储单元MC与1个位线BL及1个字线WL连接。存储单元MC连接在位线BL与板线(plate line)(未图示)之间。字线WL与行(row)建立关联。位线BL与列(column)建立关联。通过选择1个行及选择1个列,来特定出1个存储单元MC。
[0025]输入输出电路12是进行数据及信号的输入输出的电路。输入输出电路12从存储装置1的外部,例如从存储器控制器接收控制信号CNT、指令CMD、地址信号ADD、及数据DAT。输入输出电路12输出数据DAT。数据DAT在将数据写入存储装置1时为写入数据。数据DAT在从存储装置1读出数据时为读出数据。
[0026]控制电路13是控制存储装置1的动作的电路。控制电路13从输入输出电路12接收指令CMD及控制信号CNT。控制电路13基于由指令CMD及控制信号CNT指示的控制,来控制写
入电路17及读出电路18。
[0027]电压产生电路14是产生存储装置1中所要使用的各种电压的电路。电压产生电路14基于控制电路13的控制而产生大小不同的多个电压。电压产生电路14将所产生的电压供给到存储单元阵列11、写入电路17、读出电路18、及感测放大器19。
[0028]行选择电路15是选择存储单元MC的行的电路。行选择电路15从输入输出电路12接收地址信号ADD。行选择电路15使用从电压产生电路14接收到的电压,使与由所接收到的地址信号ADD特定出的行建立关联的1个字线WL成为被选择状态。
[0029]列选择电路16是选择存储单元MC的列的电路。列选择电路16从输入输出电路12接收地址信号ADD。列选择电路16使用从电压产生电路14接收到的电压,使与由所接收到的地址信号ADD特定出的列建立关联的位线BL成为被选择状态。
[0030]写入电路17是进行用来将数据写入存储单元MC的处理及控制的电路。写入电路17从输入输出电路12接收所要写入的数据。写入电路17基于控制电路13的控制及数据,将从电压产生电路14接收到的电压供给到列选择电路16。
[0031]读出电路18是进行用来从存储单元MC读出数据的处理及控制的电路。读出电路18基于控制电路13的控制来确定存储单元MC中所存储的数据。确定好的数据被供给到输入输出电路12。读出电路18还会向感测放大器19供给多个控制信号。本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种存储装置,具备:电容器;第1晶体管,在第1端与所述电容器连接;第1反相器电路,连接在第1节点与第2节点之间,包含了在第3节点处串联连接的p型第2晶体管与n型第3晶体管;第2反相器电路,连接在所述第1节点与所述第2节点之间,包含了在第4节点处串联连接的p型第4晶体管与n型第5晶体管;第6晶体管,连接在所述第5晶体管的栅极与所述第3节点之间;第7晶体管,连接在所述第3晶体管的栅极与所述第4节点之间且所述第1晶体管的第2端与所述第4节点之间;第8晶体管,连接在所述第3晶体管的所述栅极与所述第3节点之间;以及第9晶体管,连接在所述第5晶体管的所述栅极与所述第4节点之间;在第1时刻施加给所述第8晶体管的栅极及所述第9晶体管的栅极的电压下降,形成了在第2时刻对所述第1节点施加第1电压,同时对所述第2节点施加比所述第1电压低的第2电压的状态,从所述第1时刻到所述第1时刻与所述第2时刻的中间的第3时刻,施加给所述第6晶体管的栅极及所述第7晶体管的栅极的电压上升。2.根据权利要求1所述的存储装置,其中在所述第1时刻施加给所述第8晶体管的所述栅极及所述第9晶体管的所述栅极的电压,从使所述第8晶体管及所述第9晶体管接通的电压下降为使所述第8晶体管及所述第9晶体管断开的电压。3.根据权利要求2所述的存储装置,其中从所述第1时刻到所述第3时刻,施加给所述第6晶体管的所述栅极及所述第7晶体管的所述栅极的电压从使所述第6晶体管及所述第7晶体管断开的电压上升为使所述第6晶体管及所述第7晶体管接通的电压。4.根据权利要求3所述的存储装置,其中在所述第1时刻之前的期间,对所述第8晶体管的所述栅极及所述第9晶体管的所述栅极持续施加使所述第8晶体管及所述第9晶体管接通的电压,对所述第6晶体管的所述栅极及所述第7晶体管的所述栅极持续施加使所述第6晶体管及所述第7晶体管断开的电压,对所述第1晶体管的栅极持续施加使所述第1晶体管断开的大小的电压。5.根据权利要求4所述的存储装置,其中在所述第2时刻之前的期间,对所述第8晶体管的所述栅极及所述第9晶体管的所述栅极持续施加使所述第8晶体管及所述第9晶体管断...

【专利技术属性】
技术研发人员:和田政春
申请(专利权)人:铠侠股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1