一种半导体器件可以包括：第一衬底结构，包括板层、堆叠在板层上的栅电极、穿透栅电极的沟道结构、以及沟道结构上的第一接合金属层；以及第二衬底结构，连接到第一衬底结构，并且包括具有有源区的衬底、在衬底中限定有源区的器件隔离层、衬底的一个表面上的电路器件、以及连接到第一接合金属层的第二接合金属层，器件隔离层包括具有不同高度的第一器件隔离层和第二器件隔离层，并且有源区包括通过第一器件隔离层间隔开并通过衬底彼此连接的第一有源区、以及通过第二器件隔离层与第一有源区分开的第二有源区。分开的第二有源区。分开的第二有源区。
【技术实现步骤摘要】
半导体器件及包括该半导体器件的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2022年6月8日在韩国知识产权局提交的韩国专利申请No.10
‑
2022
‑
0069349的优先权，其全部公开内容通过引用合并于此。
[0003]本专利技术构思涉及半导体器件和包括该半导体器件的数据存储系统。
技术介绍
[0004]在需要数据存储的数据存储系统中，可能需要用于存储高容量数据的半导体器件。因此，正在研究用于增加半导体器件的数据存储容量的方法。例如，作为用于增加半导体器件的数据存储容量的方法，已经提出了包括三维布置的存储单元的半导体器件，代替二维布置的存储单元。
技术实现思路
[0005]本专利技术构思要解决的技术问题之一是提供具有提高的集成度的半导体器件。
[0006]本专利技术构思要解决的技术问题之一是提供包括具有提高的集成度的半导体器件在内的数据存储系统。
[0007]根据本专利技术构思的一些方面，一种半导体器件包括：第一衬底结构，该第一衬底结构包括：板层；栅电极，在垂直于板层的上表面的第一方向上彼此间隔开并且堆叠在板层上；沟道结构，穿透栅电极，在第一方向上延伸，并且沟道结构中的每一个分别包括沟道层；第一互连结构，在栅电极上，并且电连接到栅电极和沟道结构；以及第一互连结构上的第一接合金属层；以及第二衬底结构，在第一衬底结构上连接到第一衬底结构，并且该第二衬底结构包括：衬底，具有有源区；器件隔离层，在衬底中限定有源区；在衬底的下表面上的电路器件；第二互连结构，在电路器件下方，并且电连接到电路器件；在衬底上的第三互连结构；以及第二接合金属层，在第二互连结构下方，并且连接到第一接合金属层。器件隔离层包括在第一方向上具有第一高度的第一器件隔离层、以及在第一方向上完全穿透衬底并具有大于第一高度的第二高度的第二器件隔离层，有源区包括通过第一器件隔离层间隔开并通过衬底彼此连接的第一有源区、以及通过第二器件隔离层与第一有源区分开的第二有源区，第三互连结构包括连接到衬底的上部的上接触插塞、以及穿透第二器件隔离层并电连接到第二互连结构的过孔。
[0008]根据本专利技术构思的一些方面，一种半导体器件包括：第一衬底结构，该第一衬底结构包括：板层；栅电极，在垂直于板层的上表面的第一方向上彼此间隔开并且堆叠在板层上；沟道结构，穿透栅电极，在第一方向上延伸，并且沟道结构中的每一个分别包括沟道层；以及沟道结构上的第一接合金属层；以及第二衬底结构，连接到第一衬底结构，该第二衬底结构包括：衬底，具有有源区；器件隔离层，在衬底中限定有源区；在衬底的一个表面上的电路器件；以及连接到第一接合金属层的第二接合金属层。器件隔离层包括具有不同高度的
第一器件隔离层和第二器件隔离层，并且有源区包括通过第一器件隔离层间隔开并通过衬底彼此连接的第一有源区、以及通过第二器件隔离层与第一有源区分开的第二有源区。
[0009]根据本专利技术构思的一些方面，一种数据存储系统包括：半导体存储器件，其包括第一衬底结构、第二衬底结构以及输入/输出焊盘，该第一衬底结构包括栅电极和第一接合金属层；该第二衬底结构包括：衬底，包括有源区；在衬底中限定有源区的器件隔离层，所述器件隔离层包括具有不同高度的第一器件隔离层和第二器件隔离层，所述有源区包括通过第一器件隔离层间隔开并通过衬底彼此连接的第一有源区、以及通过第二器件隔离层与第一有源区分开的第二有源区；电连接到栅电极的电路器件；以及连接到第一接合金属层的第二接合金属层；并且该输入/输出焊盘电连接到电路器件；以及控制器，通过输入/输出焊盘电连接到半导体存储器件，并且被配置为控制半导体存储器件。
附图说明
[0010]根据结合附图给出的以下详细描述，将更清楚地理解本专利技术构思的以上和其他方面、特征和优点，在附图中：
[0011]图1是根据一些示例实施例的半导体器件的示意截面图。
[0012]图2A和图2B是根据一些示例实施例的半导体器件的局部放大图。
[0013]图3是根据一些示例实施例的半导体器件的一些配置的示意透视图。
[0014]图4A和图4B是根据一些示例实施例的半导体器件的示意截面图和局部放大图。
[0015]图5A和图5B是根据一些示例实施例的半导体器件的示意截面图。
[0016]图6是示出了根据一些示例实施例的半导体器件的局部放大图。
[0017]图7A至图7I是示出了根据一些示例实施例的制造半导体器件的方法的示意截面图。
[0018]图8A和图8B是示出了根据一些示例实施例的制造半导体器件的方法的示意截面图。
[0019]图9是示意性地示出了根据一些示例实施例的包括半导体器件的数据存储系统的图。
[0020]图10是根据一些示例实施例的包括半导体器件的数据存储系统的示意透视图。
[0021]图11是示意性地示出了根据一些示例实施例的半导体封装的截面图。
具体实施方式
[0022]在下文中，将参考附图描述本专利技术构思的示例实施例。在下文中，可以理解的是，除非另有说明，否则诸如“之上”、“上”、“上部”、“上表面”、“之下”、“下”、“下部”、“下表面”、“侧表面”等术语可以由附图标记来表示，并且参考附图。
[0023]图1是根据一些示例实施例的半导体器件的示意截面图。
[0024]图2A和图2B是根据一些示例实施例的半导体器件的局部放大图。图2A是图1的部分“A”的放大图，并且图2B是图1的部分“B”的放大图。
[0025]图3是根据一些示例实施例的半导体器件的一些配置的示意透视图。
[0026]首先，参考图1至图2B，半导体器件100可以包括竖直堆叠的第一衬底结构S1和第二衬底结构S2。例如，第一衬底结构S1可以包括半导体器件100的存储单元区，并且第二衬
底结构S2可以包括半导体器件100的外围电路区。
[0027]第一衬底结构S1可以包括板层101、在板层101上的第一水平导电层102和第二水平导电层104、堆叠在第一水平导电层102和第二水平导电层104上的栅电极130、与栅电极130交替地堆叠的层间绝缘层120、以及设置为穿过栅电极130的沟道结构CH。第一衬底结构S1还可以包括连接到栅电极130的栅极接触部160、衬底接触部165、单元接触插塞170和单元互连线180，作为第一互连结构。第一衬底结构S1还可以包括第一接合过孔195和第一接合金属层198，作为第一接合结构。第一衬底结构S1还可以包括水平绝缘层110、第一单元区绝缘层至第三单元区绝缘层190A、190B和190C、以及下保护层191。
[0028]板层101可以具有在X方向和Y方向上延伸的上表面。如图1所示，板层101可以具有在整个半导体器件100上连续地延伸的形状。在一些示例实施例中，板层101可以具有从栅电极130外部的一些区域去除了的形状。在这种情况下，还可以包括设置在板层101下方的半导体层。板层101可以包括本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：第一衬底结构，包括：板层，栅电极，在垂直于所述板层的上表面的第一方向上彼此间隔开并且堆叠在所述板层上，沟道结构，穿透所述栅电极，在所述第一方向上延伸，并且所述沟道结构中的每一个分别包括沟道层，第一互连结构，在所述栅电极上，并且电连接到所述栅电极和所述沟道结构，以及第一接合金属层，在所述第一互连结构上；以及第二衬底结构，在所述第一衬底结构上连接到所述第一衬底结构，所述第二衬底结构包括：衬底，具有有源区，器件隔离层，在所述衬底中限定所述有源区，电路器件，在所述衬底的下表面上，第二互连结构，在所述电路器件下方，并且电连接到所述电路器件，第三互连结构，在所述衬底上，以及第二接合金属层，在所述第二互连结构下方，并且连接到所述第一接合金属层，所述器件隔离层包括在所述第一方向上具有第一高度的第一器件隔离层、以及在所述第一方向上完全穿透所述衬底并具有大于所述第一高度的第二高度的第二器件隔离层，所述有源区包括通过所述第一器件隔离层间隔开并通过所述衬底彼此连接的第一有源区、以及通过所述第二器件隔离层与所述第一有源区分开的第二有源区，所述第三互连结构包括连接到所述衬底的上部的上接触插塞、以及穿透所述第二器件隔离层并电连接到所述第二互连结构的过孔。2.根据权利要求1所述的半导体器件，其中，在平面图中，所述第一有源区被所述第二器件隔离层围绕。3.根据权利要求1所述的半导体器件，其中，所述衬底在所述第一方向上具有与所述第二高度相对应的厚度。4.根据权利要求1所述的半导体器件，其中，所述第一有源区被配置为通过所述上接触插塞接收公共电信号。5.根据权利要求1所述的半导体器件，其中，所述衬底延伸到所述第一有源区的上表面上，并且延伸到所述第一器件隔离层的上表面上。6.根据权利要求1所述的半导体器件，其中，在垂直于所述第一方向的第二方向上，所述第二器件隔离层的宽度为约30nm至约300nm。7.根据权利要求1所述的半导体器件，其中，所述第一有源区包括第一导电类型的杂质，并且所述第二有源区包括第二导电类型的杂质。8.根据权利要求1所述的半导体器件，其中，在所述器件隔离层中的每一个中，所述器件隔离层的上表面的宽度比所述器件隔离层的下表面的宽度窄。9.根据权利要求1所述的半导体器件，其中，在所述上接触插塞中的每一个中，所述上接触插塞的上表面的宽度比所述上接触插塞
的下表面的宽度宽，并且所述过孔的上表面的宽度比所述过孔的下表面的宽度宽。10.根据权利要求1所述的半导体器件，其中，所述第三互连结构还包括所述上接触插塞和所述过孔上的互连线，并且所述过孔将所述互连线之一直接连接到所述第二互连结构。11.根据权利要求1所述的半导体器件，其中，所述电路器件中的每一个包括：在所述衬底的下表面上的电路栅极介电层...
【专利技术属性】
技术研发人员：金俊亨，李明勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。