存储器结构制造技术

本实用新型专利技术公开了一种存储器结构，包括衬底

【技术实现步骤摘要】
存储器结构


[0001]本技术涉及半导体
，特别涉及一种存储器结构
。

技术介绍

[0002]动态随机存取存储器
(dynamic random access memory,DRAM)
属于一种挥发性存储器，包括设有存储单元的存储区块
(memory array block)
以及设有周边电路的周边区块
(peripheral block)。
[0003]目前常见的
DRAM
是将存储区块和周边区块设置在相同元件层中，优点是可整合制造两者的电路结构，并且便于直接将控制存储单元写入和读取操作的字线
(word line,WL)
和位线
(bit line,BL)
拉线至周边区块
。
[0004]然而，这种设计的周边区块相对地占据了存储区块的可用面积，降低了存储区块面积比
(cell ratio)。
另外，随着元件尺寸微缩及趋于复杂的电路设计，对于制程变异的容忍度已越来越紧缩，导致整合制造的困难度和成本越来越高
。

技术实现思路

[0005]本技术目的在于提供一种存储器结构，以解决现有技术中周边区块占据了存储区块的可用面积，存储区块面积比降低，导致整合制造的困难度和成本越来越高的技术问题
。
[0006]本技术一实施例提供了一种存储器结构，其包括衬底
、
第一元件层，设置在所述衬底上
、
多个存储区块，位于所述第一元件层中
、
多条字线和位线，设置在所述第一元件层中，用来控制所述存储区块的存储单元
、
第二元件层，设置在所述衬底和所述第一元件层之间，以及第一周边区块和第二周边区块，位于所述第二元件层中，其中于垂直方向上，所述第一周边区块和第二周边区块分别与相邻的两个所述存储区块部分重叠
。
[0007]有益效果
[0008]本技术针对现有技术的有益效果至少包括：通过将存储器结构的存储区块和周边区块设置在不同结构层，使得周边区块不会占用存储区块之间的面积，有效地提高了存储区块的面积比，在有限的晶片面积内获得更高的存储容量
。
附图说明
[0009]所附图示提供对于本技术实施例更深入的了解，并纳入此说明书成为其中一部分
。
这些图示与描述，用来说明一些实施例的原理
。
需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整
。
相同的符号在不同的实施例中代表相对应或类似的特征
。
[0010]图1为根据本技术一实施例之存储器结构的剖面示意图
。
[0011]图2为根据本技术一实施例之存储器结构的布局示意图，其包括设置在第一元件层的多个存储区块以及设置在第二元件层的多个周边区块
。
[0012]图3为图2的其中一个存储区块及相关周边区块的布局示意图
。
[0013]图4为根据本技术一实施例之存储器结构的剖面示意图，其包括由一个电晶体以及一个电容所构成的存储单元
。
[0014]图5为根据本技术一实施例之存储器结构的布局示意图，其包括设置在第一元件层的多个存储区块以及设置在第二元件层的多个周边区块
。
[0015]图6为图5之其中一个存储区块及相关周边区块的布局示意图
。
[0016]图7为根据本技术一实施例之存储器结构的剖面示意图，其包括由两个电晶体所构成的存储单元
。
[0017]图8和图9分别为根据本技术一实施例之存储器结构的剖面示意图，其包括图7所示存储单元以及将所述存储单元电连接至周边区块的多个互连结构
。
[0018]其中，附图标记说明如下：
[0019][0020][0021][0022]具体实施方式
[0023]为使熟悉本技术所属
的一般技术者能进一步了解本技术，下文特列举本技术的数个优选实施例，并配合所附的图示，详细说明本技术的技术方案以及所欲达成的功效
。
本技术所属领域的技术人员能在不脱离本技术的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换
、
重组
、
混合以完成其他实施例
。
[0024]请参考图1至图
3。
图1为根据本技术一实施例之存储器结构于
XZ
平面
(
由
X
方向和
Z
方向定义之平面
)
的剖面示意图
。
图2为根据本技术一实施例之存储器结构于
XY
平面
(
由
X
方向和
Y
方向定义之平面
)
的布局示意图
。
图3为图2的其中一个存储区块及相关周边区块的布局示意图
。
图中示出的
X
方向和
Y
方向互相垂直，
Z
方向垂直于
XY
平面
。
[0025]如图1所示，本技术的存储器结构包括衬底
L0、
设置在衬底
L0
上的第一元件层
L1
，以及设置在衬底
L0
和第一元件层
L1
之间的第二元件层
L2。
第一元件层
L1
包括多个存储区块
10
，以及控制存储区块
10
的存储单元
MC
的写入和读取操作的多条位线
BL
和多条字线
WL。
第二元件层
L2
包括多个周边区块
20。
衬底
L0
包括任何可提供存储器结构支撑的材料层或结构物，例如半导体衬底
、
晶圆
、
晶片或电路板，但不限于此
。
可于衬底
10
上进行半导体制造工艺，依序形成第二元件层
L2
和第一元件层
L1。
在一些实施例中，也可进行半导体制造工艺于第二元件层
L2
上形成第一元件层
L1
之后，再将第二元件层
L2
接合至衬底
L0
上
。
[0026]如图2和图3所示，存储区块
10
沿着
X
方向排列成行
(row)
并沿着
Y
方向排列成列
(column)。
周边区块
20
包括第一周边区块
22、
第二周边区块
...

【技术保护点】

【技术特征摘要】
1.
一种存储器结构，其特征在于，包括：衬底；第一元件层，设置在所述衬底上；多个存储区块，位于所述第一元件层中；多条字线和位线，设置在所述第一元件层中，用来控制所述存储区块的存储单元；第二元件层，设置在所述衬底和所述第一元件层之间；以及第一周边区块和第二周边区块，位于所述第二元件层中，其中于垂直方向上，所述第一周边区块和第二周边区块分别与相邻的两个存储区块部分重叠
。2.
如权利要求1所述的存储器结构，其特征在于，其中奇数行的所述位线和所述第一周边区块电连接，偶数行的所述位线和所述第二周边区块电连接
。3.
如权利要求1所述的存储器结构，其特征在于，所述第一周边区块和所述第二周边区块均包括行解码器和感测放大器
。4.
如权利要求1所述的存储器结构，其特征在于，还包括：位于所述第二元件层中的第三周边区块和第四周边区块，分别邻近所述存储区块的上侧边缘或下侧边缘，其中奇数列的所述字线电连接至所述第三周边区块，偶数列的所述字线电连接至所述第四周边区块
。5.
如权利要求4所述的存储器结构，其特征在于，在垂直方向上，所述第三周边区块和所述第四周边区块与所述存储区块不重叠
。6.
如权利要求4所述的存储器结构，其特征在于，所述第三周边区块和所述第四周边区块均包括列解码器
。7.
如权利要求1所述的存储器结构，其特征在于，所述存储单元包括：源极结构；通道结构，位于所述源极结构上；栅极结构，位于所述通道结构的侧壁上，与所述字线电连接；栅极介质层，位于所述栅极结构和所述通道结构之间；漏极结构，位于所述通道结构上；电容结构，位于所述漏极结构上；以及接触结构，位于所述源极结构下方，将所述源极结构电连接至所述位线
。8.
如权利要求7所述的存储器结构，其特征在于，所述通道结构包括一介质芯以及一半导体层，所述半导体层位于所述栅极介质层和所述介质芯的侧壁之间
。9.
如权利要求7所述的存储器结构，其特征在于，所述位线由第一金属层制成，所述接触结构由第二金属层制成，所述源极结构由第三金属层制成，所述栅极结构和字线由第四金属层制成，所述漏极结构由第五金属层制成，其中，所述第一金属层
、
所述第二金属层
、
所述第三金属层
、
所述第四金属层和所述第五金属层自下而上依序设置在所述第一元件层中
。10.
如权利要求1所述的存储器结构，其特征在于，所述存储单元包括：读取电晶体，包括：第一栅极结构；第一通道层，覆盖所述第一栅极结构的侧壁和底面；
第一栅极介质层，介于所述第一栅极结构和所述第一通道层之间；第一漏极结构，直接接触覆盖所述第一栅极结构的上部的第一通道层；以及第一源极结构，直接接触覆盖所述第一栅极结构的下部的第一通道层；以及写入电晶体，设置在所述读取电晶体上，包括：第二栅极结构；第二通道层，覆盖所述第二栅极结构的侧壁和底面；第二栅极介质层，位于所述第二栅极结构和所述第二通道层之间；第二漏极结构，直接接触覆盖所述第二栅极结构的上部的第二通道层；以及第二源极结构，位于所述第一栅极结构和所述第二栅极结构之间，直接接触所述第一栅极结构的...

【专利技术属性】
技术研发人员：颜逸飞，陈辉煌，林昭维，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：