半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及半导体集成电路制造
，特别是涉及一种半导体结构及其制备方法
。

技术介绍

[0002]动态随机存储器
(Dynamic Random Access Memory
，简称
DRAM)
是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成
。
其中，存储单元包括：存储电容器
、
以及与存储电容器电连接的晶体管
。
晶体管包括栅极
、
源区和漏区
。
晶体管的栅极用于与字线电连接
。
晶体管的源区用于构成位线接触区，以通过位线接触结构与位线电连接
。
晶体管的漏区用于构成存储节点接触区，以通过存储节点接触结构与存储电容器电连接
。
[0003]然而，随着半导体技术的发展，集成电路中器件的特征尺寸越来越小
。
在半导体工艺进入深亚微米阶段后，
DRAM
的尺寸越来越小，位线接触结构及位线的尺寸也相应缩减，容易使得位线接触结构与位线之间具有较大的接触电阻，位线接触结构与相邻的导电结构之间具有较大的寄生电容，从而对半导体器件的电学性能产生不良影响
。

技术实现思路

[0004]基于此，本公开实施例提供了一种半导体结构及其制备方法，可以减小位线接触结构与位线之间的接触电阻，以及位线接触结构与相邻导电结构之间的寄生电容，从而改善半导体结构的电学性能，以提高半导体结构的使用可靠性及良率
。
[0005]为了实现上述目的，一方面，本公开一些实施例提供了一种半导体结构的制备方法，包括如下步骤
。
[0006]提供衬底，在所述衬底上依次形成位线接触结构及位线；所述位线包括与所述位线接触结构相连的连接层
。
[0007]回刻所述位线接触结构及所述连接层的侧壁
。
[0008]形成覆盖所述位线接触结构侧壁的第一硅化物层，以及覆盖所述连接层侧壁的第二硅化物层
。
[0009]在一些实施例中，所述位线还包括位于所述连接层背离所述衬底一侧的导电层；其中，所述第一硅化物层和所述第二硅化物层在所述衬底上的正投影至少位于所述导电层在所述衬底上的正投影范围内
。
[0010]在一些实施例中，所述第一硅化物层的厚度大于所述第二硅化物层的厚度
。
[0011]在一些实施例中，所述位线接触结构及所述连接层的侧壁的回刻厚度的取值范围为
2nm
～
10nm。
[0012]在一些实施例中，所述连接层的高度为所述位线高度的
35
％～
65
％
。
[0013]在一些实施例中，所述形成覆盖所述位线接触结构侧壁的第一硅化物层，以及覆盖所述连接层侧壁的第二硅化物层，包括如下步骤
。
[0014]在所述位线接触结构及所述连接层被回刻后的侧壁上，沉积金属材料层
。
[0015]对所得结构进行退火处理，以得到所述第一硅化物层和所述第二硅化物层
。
[0016]在一些实施例中，所述对所得结构进行退火处理，以得到所述第一硅化物层和所述第二硅化物层之后，所述制备方法还包括：去除残留的所述金属材料层
。
[0017]在一些实施例中，所述对所得结构进行退火处理的退火温度为
300℃
～
700℃。
[0018]在一些实施例中，所述在所述位线接触结构及所述连接层被回刻后的侧壁上，沉积金属材料层，包括：在所述位线接触结构被回刻后的侧壁上沉积第一金属材料层；在所述连接层被回刻后的侧壁上沉积第二金属材料层；其中，所述第一金属材料层或所述第二金属材料层包括单层金属材料层或多层金属材料层的叠层
。
[0019]在一些实施例中，所述形成覆盖所述位线接触结构侧壁的第一硅化物层，以及覆盖所述连接层侧壁的第二硅化物层之后，所述制备方法还包括：在所述第一硅化物层的侧壁上形成隔离结构；在所述第二硅化物层的侧壁及所述位线未被所述第二硅化物层覆盖的侧壁上形成侧墙
。
[0020]在一些实施例中，所述在所述第二硅化物层的侧壁及所述位线未被所述第二硅化物层覆盖的侧壁上形成侧墙之后，所述制备方法还包括：形成存储节点接触结构；所述存储节点接触结构通过所述隔离结构与所述第一硅化物层绝缘，且所述存储节点接触结构通过所述侧墙与所述第二硅化物层绝缘
。
[0021]另一方面，本公开一些实施例提供了一种半导体结构，采用如上一些实施例所述的制备方法制备获得
。
所述半导体结构包括：衬底
、
位线接触结构
、
第一硅化物层
、
位线和第二硅化物层
。
衬底具有位线接触孔
。
位线接触结构设置于所述位线接触孔内
。
第一硅化物层设置于所述位线接触结构的侧壁上
。
位线包括与所述位线接触结构相连的连接层
。
第二硅化物层设置于所述连接层的侧壁上
。
[0022]在一些实施例中，所述位线还包括位于所述连接层背离所述衬底一侧的导电层；其中，所述第一硅化物层和所述第二硅化物层在所述衬底上的正投影至少位于所述导电层在所述衬底上的正投影范围内
。
[0023]在一些实施例中，所述第二硅化物层在所述衬底上的正投影位于所述导电层在所述衬底上的正投影内，且所述第二硅化物层在所述衬底上的正投影边界与所述导电层在所述衬底上的正投影边界之间具有间隔
。
[0024]在一些实施例中，所述第一硅化物层的厚度大于所述第二硅化物层的厚度
。
[0025]在一些实施例中，所述连接层的高度为所述位线高度的
35
％～
65
％
。
[0026]在一些实施例中，所述半导体结构还包括：隔离结构和侧墙
。
所述隔离结构设置于所述第一硅化物层的侧壁上
。
侧墙设置于所述第二硅化物层的侧壁及所述位线未被所述第二硅化物层覆盖的侧壁上
。
[0027]在一些实施例中，所述半导体结构还包括：存储节点接触结构；所述存储节点接触结构通过所述隔离结构与所述第一硅化物层绝缘，且所述存储节点接触结构通过所述侧墙与所述第二硅化物层绝缘
。
[0028]本公开实施例中，通过回刻位线接触结构侧壁及位线中连接层侧壁的方式，可以在减薄厚度后的位线接触结构侧壁上形成第一硅化物层，在减薄厚度后的位线连接层侧壁上形成第二硅化物层
。
如此，可以在确保位线及位线接触孔设计尺寸不变的情况下，利用第一硅化物层和第二硅化物层有效减小位线接触结构与位线彼此间的接触电阻
。
从而改善半
导体结构的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体结构的制备方法，其特征在于，包括：提供衬底，在所述衬底上依次形成位线接触结构及位线；所述位线包括与所述位线接触结构相连的连接层；回刻所述位线接触结构及所述连接层的侧壁；形成覆盖所述位线接触结构侧壁的第一硅化物层，以及覆盖所述连接层侧壁的第二硅化物层
。2.
根据权利要求1所述的半导体结构的制备方法，其特征在于，所述位线还包括位于所述连接层背离所述衬底一侧的导电层；其中，所述第一硅化物层和所述第二硅化物层在所述衬底上的正投影至少位于所述导电层在所述衬底上的正投影范围内
。3.
根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一硅化物层的厚度大于所述第二硅化物层的厚度
。4.
根据权利要求1所述的半导体结构的制备方法，其特征在于，所述位线接触结构及所述连接层的侧壁的回刻厚度的取值范围为
2nm
～
10nm。5.
根据权利要求1所述的半导体结构的制备方法，其特征在于，所述连接层的高度为所述位线高度的
35
％～
65
％
。6.
根据权利要求1所述的半导体结构的制备方法，其特征在于，所述形成覆盖所述位线接触结构侧壁的第一硅化物层，以及覆盖所述连接层侧壁的第二硅化物层，包括：在所述位线接触结构及所述连接层被回刻后的侧壁上，沉积金属材料层；对所得结构进行退火处理，以得到所述第一硅化物层和所述第二硅化物层
。7.
根据权利要求6所述的半导体结构的制备方法，其特征在于，对所得结构进行退火处理，以得到所述第一硅化物层和所述第二硅化物层之后，所述制备方法还包括：去除残留的所述金属材料层
。8.
根据权利要求6所述的半导体结构的制备方法，其特征在于，对所得结构进行退火处理的退火温度为
300℃
～
700℃。9.
根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述位线接触结构及所述连接层被回刻后的侧壁上，沉积金属材料层，包括：在所述位线接触结构被回刻后的侧壁上沉积第一金属材料层；在所述连接层被回刻后的侧壁上沉积第二金属材料层；其中，所述第一金属材料层或所述第二金属材料层包括单层金属材料层或多层金属材料层的叠层
。10.
根据权利要求1所述的半导体结构的制备方法，其特征在于，所述形成覆盖所述位线接触结构侧壁的第一硅化物层，以及覆盖所述连接层侧壁的第二硅化物层之后...

【专利技术属性】
技术研发人员：吴铁将，朱玲欣，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：