一种金属互连半导体器件的制备方法技术

本发明专利技术提供一种金属互连半导体器件的制备方法，半导体结构上形成有

【技术实现步骤摘要】
一种金属互连半导体器件的制备方法


[0001]本专利技术涉及半导体
，特别是涉及一种金属互连半导体器件的制备方法
。

技术介绍

[0002]随着半导体器件关键尺寸不断缩小，如缩小至
7nm、5nm
，中段金属互连电阻变得尤为重要
。device
‑
design
‑
point(DDP)
需要开门电阻
RON≈200
‑
400
Ω
‑
μ
m
，并且
RC≤RON/10。7nm
节点的接触式多晶间距
CPP
＝
48nm
，传统材料
ρ
C
约为2×
10
‑9，已经不能满足设计需求
。
当
CPP
微缩到
40nm
其要求更高，要求
ρ
C
约为8×
10
‑
10
Ω
‑
cm2。
节点在
7nm、5nm
的中段金属接触引入新材料
Co
以满足器件需要
。
[0003]工艺复杂程度倍增，工艺整合流程也变的异常复杂，整个研发成本及研发周期倍增
。
工艺开发过程，更易产生工艺缺陷诸如：金属层
M0
与接触孔
CT
的
CD
覆盖层
(overlayer)
的变化变大，工艺整合兼容性差，金属层与有源区
(M0A)
工艺窗口变窄等一系列整合问题
。
因此，需要优化工艺及流程解进一步减少相关工艺步骤以达到节约研发成本缩短研发周期并解决整合工艺过程中产生的缺陷
。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种金属互连半导体器件的制备方法，用于解决现有技术中中段金属接触孔
CD
拓宽导致
Co
填充残留以及工艺过程复杂的问题
。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种金属互连半导体器件的制备方法，至少包括：
[0006]步骤一
、
提供半导体结构，所述半导体结构至少包括：外延区和栅极结构；所述半导体结构上形成有
SiN
层，所述
SiN
层上形成有氧化层；在所述氧化层上形成硬掩膜层；
[0007]步骤二
、
刻蚀所述硬掩膜层
、
氧化层
、SiN
层以及所述半导体结构，形成将所述外延区上表面暴露的有源区沟槽；所述硬掩膜层为刻蚀停止层；
[0008]步骤三
、
沉积一层覆盖所述有源区沟槽表面以及覆盖所述硬掩膜层表面的薄型
SiN
层；
[0009]步骤四
、
对所述外延区进行离子注入；
[0010]步骤五
、
刻蚀去除所述硬掩膜层表面的薄型
SiN
层；
[0011]步骤六
、
刻蚀去除所述硬掩膜层；
[0012]步骤七
、
刻蚀所述氧化层和所述
SiN
层，形成暴露所述栅极结构上表面的栅极沟槽；
[0013]步骤八
、
形成覆盖所述有源区沟槽和所述栅极沟槽的种子层；
[0014]步骤九
、
在所述有源区沟槽内和所述栅极沟槽内通过
ECP
工艺电镀
Co
；
[0015]步骤十
、
对电镀
Co
后的所述半导体结构上表面进行表面平坦化
。
[0016]优选地，步骤一中的所述硬掩膜层为
AlN
层或
AlN
和
AlO
的复合层
。
[0017]优选地，步骤一中的所述硬掩膜层的厚度为
[0018]优选地，步骤一中的所述外延区包括有源区的源漏结构以及
SiGe
结构或
SiP
结构
。
[0019]优选地，步骤一中的所述硬掩膜层上还设有氧化硅硬掩膜；步骤二中刻蚀形成所述有源区沟槽的方法包括：首先利用光刻形成所述有源区沟槽的图案；之后依照所述有源区沟槽的图案依次刻蚀所述氧化硅硬掩膜
、
所述硬掩膜层
、
氧化层
、SiN
层以及所述半导体结构，形成将所述外延区上表面暴露的有源区沟槽，所述硬掩膜层为刻蚀停止层
。
[0020]优选地，步骤六中采用湿法刻蚀去除所述硬掩膜层
。
[0021]优选地，步骤七中通过光刻形成栅极沟槽的图案，之后依照所述栅极沟槽的图案依次刻蚀所述氧化层和所述
SiN
层，形成暴露所述栅极结构上表面的栅极沟槽
。
[0022]优选地，步骤八中采用沉积法形成所述种子层，所述种子层为
Co。
[0023]如上所述，本专利技术的金属互连半导体器件的制备方法，具有以下有益效果：本专利技术降低
7nm
及以下技术节点中段金属互连电阻，及制程整合过程中工艺技术难点问题
。
优化整个器件中段金属互连工艺整合
。
本专利技术引入新材料连接有源区的金属层材料
AlN
或
AlN
与
AlO
的复合层作为连接有源区的金属层的硬掩膜；该硬掩膜的去除工艺在
SiN
薄层去除之后，用
SiN
薄层湿法去除工艺一同去除以达到减少工艺步骤，降级工艺难度的目的进而缩短研发周期
。
附图说明
[0024]图1显示为本专利技术中形成有源区沟槽后的结构示意图；
[0025]图2显示为本专利技术中形成薄型
SiN
层后的结构示意图；
[0026]图3显示为本专利技术中对外延区进行离子注入的结构示意图；
[0027]图4显示为本专利技术中去除薄型
SiN
层后的结构示意图；
[0028]图5显示为本专利技术中去除硬掩膜层后的结构示意图；
[0029]图6显示为本专利技术中在有源区沟槽中形成种子层并电镀
Co
后的结构示意图；
[0030]图7显示为本专利技术的金属互连半导体器件的制备方法流程图
。
具体实施方式
[0031]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效
。
本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种金属互连半导体器件的制备方法，其特征在于，至少包括：步骤一
、
提供半导体结构，所述半导体结构至少包括：外延区和栅极结构；所述半导体结构上形成有
SiN
层，所述
SiN
层上形成有氧化层；在所述氧化层上形成硬掩膜层；步骤二
、
刻蚀所述硬掩膜层
、
氧化层
、SiN
层以及所述半导体结构，形成将所述外延区上表面暴露的有源区沟槽；所述硬掩膜层为刻蚀停止层；步骤三
、
沉积一层覆盖所述有源区沟槽表面以及覆盖所述硬掩膜层表面的薄型
SiN
层；步骤四
、
对所述外延区进行离子注入；步骤五
、
刻蚀去除所述硬掩膜层表面的薄型
SiN
层；步骤六
、
刻蚀去除所述硬掩膜层；步骤七
、
刻蚀所述氧化层和所述
SiN
层，形成暴露所述栅极结构上表面的栅极沟槽；步骤八
、
形成覆盖所述有源区沟槽和所述栅极沟槽的种子层；步骤九
、
在所述有源区沟槽内和所述栅极沟槽内通过
ECP
工艺电镀
Co
；步骤十
、
对电镀
Co
后的所述半导体结构上表面进行表面平坦化
。2.
根据权利要求1所述的金属互连半导体器件的制备方法，其特征在于：步骤一中的所述硬掩膜层为

【专利技术属性】
技术研发人员：伏广才，朱瑜杰，叶炅翰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：