半导体装置及其制造方法制造方法及图纸

提供了一种半导体装置。半导体装置包括核芯、第一增层结构及输入/输出导电结构。核芯具有第一表面及第二表面。第一增层结构形成于第一表面及/或第二表面上且包括多个第一增层导电部。输入/输出导电结构形成于第一增层结构上方且包括多个输入/输出导电部。多个输入/输出导电部的输入/输出线宽/线距(L/S)与第一增层导电部的第一L/S相异。层导电部的第一L/S相异。层导电部的第一L/S相异。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体装置及其制造方法。

技术介绍

[0002]第五代移动通讯技术(5G)及人工智能(Artificial Intelligence,AI)应用的爆炸式增长导致全球数据中心(global data center)的数据流量呈指数级增长，从2016年的6.8皆位元组(zettabyte)(6.8
×
10
21
位元)增加到2021年的20皆位元组，5年内成长了约3倍。数据成长目前还在加速，为了因应此空前成长，高性能计算(high performance computing,HPC)、数据中心及人工智能应用持续部署最先进的集成电路(IC)，例如系统单芯片(system
‑
on
‑
chip,SoC)及最先进的系统级封装(system
‑
in
‑
a
‑
packages,SiP)。
[0003]现今，基板行业领导者提供最好的主流细线宽/线距(L/S)(fine
‑
line width/space)能力(转化为细间距能力)，是使用ABF(来自日本Ajinomoto Fine
‑
Techno Company的Ajinomoto增层膜(build
‑
up film))的增层制程(build
‑
up processes)，视产品复杂性而定，可得到约6+微米(μm)/6+μm L/S或8+μm/9+μm的L/S。鉴于此些最好主流L/S增层能力，对于以往任何时候都大的层压基板尺寸及比以往任何时候都多的层数，基于BT树脂(bismaleimide triazine resin，由日本三菱瓦斯公司(Mitsubishi Gas Company)开发)及ABF树脂的大型面板(例如20
”×
24”)，将不可避免地导致层压基板制程中基板良率降低且成本增加。尽管基板业及相关设备行业持续努力在面板级基板处理中扩展到超细线宽及线距以减少已知应用的基板尺寸及层数，但距主流面板级增层基板制程可缩小到2μm/2μm的L/S且高良率的能力还落后几年，特别是对于需要前述空前的大基板尺寸及高层数的应用而言。
[0004]随着硅技术从5奈米发展到3奈米甚至更小，为了处理在可预见的未来爆炸式增长的数据流量，数据中心的处理器芯片功率持续增长，从CPU的300瓦(W)/芯片和GPU的700W/芯片到1000W甚至更高。对于某些AI应用(例如Cerebras的晶圆级SoC)，芯片功率已达到了惊人的20kW/芯片。不管用于封装这些先进芯片的先进SiP类型如何，此种失控的芯片功率趋势，给现今最先进的层压基板带来了严峻的热管理、制程及可靠性挑战，此些基板已经最大限度地发挥其对未来的先进IC及先进SiP的支持能力。
[0005]用于制造先进层压基板的BT及ABF树脂是已知热的不良导体。包含在核芯(core)的BT/玻璃纤维(glass fabric)的层压基板已知是热的不良导体。它们的导热率通常在0.3和0.6W/(m
·
K)之间，远低于硅(148W/(m
·
K))或铜(386W/(m
·
K))。先进层压基板具有高导热性以帮助消散由先进IC节点构建的高功率处理器产生的前所未有的热量，变得越来越重要。
[0006]为了最小化在芯片操作期间施加在层压基板与芯片(例如，处理器IC)之间或层压基板与硅中介层之间的覆晶(flip chip)接点上的应力，建议先进层压基板具有更接近于硅(～3ppm/℃)的热膨胀系数(coefficient of thermal expansion,CTE)。层压基板的热膨胀系数在x
‑
y(或在平面)方向上通常为16～18ppm/℃，比在z方向上高得多。层压基板的
高热膨胀系数会产生严重后果，特别是当涉及未来的HPC、数据中心及高端AI应用的大型芯片及/或大型硅中介层。层压基板与硅之间较大热膨胀系数不匹配会损坏焊点，因为层压基板的膨胀率高于大型硅中介层或硅芯片。芯片操作与热循环期间反复的膨胀不匹配会于焊点产生剪力(shear force)，此将产生应力并随时间的推移导致提早产生微裂纹的可靠性失效(micro
‑
cracking reliability failure)。随基板尺寸、层数、芯片/中介层尺寸及芯片功率的增加，问题往往加剧。因此，为了缓解这个问题，急需定制大型多层先进层压基板，以同时实现先进IC及先进SiP缩小的超精细间距，且具有更低的有效热膨胀系数及更高的有效导热率(effective thermal conductivity)。
[0007]在涉及将二个或更多芯片连接到大的、高层数增层层压基板的先进SiP中，在需要更细的线宽、间距及凸块间距的二个芯片下方之层压基板中嵌入硅互连基板(其使用成熟硅技术制造)也是有助益的。一个典型例子是嵌入在层压基板中的英特尔EMIB(嵌入式多芯片互连桥)。嵌入在硅互连基板的物件，可以是被动元件或主动元件，可藉由在超出紧邻硅互连的区外的层压基板区域应用较粗线及间距，帮助提高基板良率。对于2.5D IC封装，硅中介层及支持硅互连的先进层压基板(嵌入或安装在层压基板上)均可考虑作为芯片承载基板。当使用2.5D硅中介层时，它们通常安装在先进层压基板上。
[0008]除了在先进层压基板中嵌入「被动硅互连桥」外，将「主动」开关DC
‑
DC稳压器(及随附的电感器和/或电容器)，或所谓整合稳压器(integrated voltage regulator,IVR；将被动元件集成在同一封装中)从印刷电路板转移到处理器封装，也就是将IVR(或带有电感器及去耦电容器的稳压器)与处理器共封装(co
‑
package)在同一封装体也是HPC、数据中心、AI及其它高端应用的产业趋势。此可显著地提高系统效率改善，并为占当今全球电力消耗1％～1.5％的数据中心节省多达30％～50％的系统能源。开关稳压器(switching regulator)使用一个开关元件，其通常是一个或二个金属氧化物半导体场效应电晶体(metal
‑
oxide semiconductor field
‑
effect transistor,MOSFET)及一个能量存储设备(energy storage device)(电感器)，以有效地将输入电压调节至较低(「降压」)或更高(「升压」)的输出电压。直到近期，事实证明很难将电感器包含在封装内，此主要是由于电感器的尺寸相当大。大型及高层数基板提供了相对较大的未开发空间，可将IVR或稳压器(voltage regulator)及大型电感器(甚至去耦电容器)嵌入在先进SiP中。

技术实现思路

[0009]为了支持基于先进IC节点构建的未来先进高功率处理器，未来大型多层先进层压基板需同时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一核芯，具有一第一表面及一第二表面；一第一增层结构，形成于该第一表面及/或该第二表面上，且包括多个第一增层导电部；以及一输入/输出导电结构，形成于该第一增层结构上方，且包括多个输入/输出导电部；其中，该输入/输出导电部的一输入/输出线宽/线距(L/S)与该多个第一增层导电部的一第一L/S相异。2.如权利要求1所述的半导体装置，其特征在于，该第一增层结构形成于该核芯的该第一表面上，该半导体装置更包括：一第二增层结构，形成于核芯的该第二表面上且包括多个第二增层导电部；其中，该输入/输出L/S或该多个第二增层导电部的一第二L/S与该多个第一增层导电部的该第一L/S相异。3.如权利要求1所述的半导体装置，其特征在于，该位于第一输入/输出的导电部的输入/输出L/S小于该第一增层导电部的该第一L/S。4.如权利要求1所述的半导体装置，其特征在于，该输入/输出导电结构为一晶圆级或一面板级扇出重布层结构或一晶圆后段制程结构。5.如权利要求1所述的半导体装置，其特征在于，该第一增层结构位于该核芯与该输入/输出导电结构之间。6.如权利要求1所述的半导体装置，其特征在于，该核芯包括：多个介电层，系彼此堆叠；以及多个导电孔，穿过该多个介电层且电性连接该第一增层结构与该第二增层结构。7.如权利要求1所述的半导体装置，其特征在于，该核芯包括：多个复合金属块或一复合金属板，具有多个开口或多个空腔；一绝缘层，包围该多个复合金属块；以及多个导电孔，穿过该绝缘层并电性连接该第一增层结构与该第二增层结构。8.如权利要求1所述的半导体装置，其特征在于，更包括：一半导体元件，配置在且电性连接于该输入/输出导电结构，其中该输入/输出导电结构系接地且受到法拉第屏蔽。9.如权利要求1所述的半导体装置，其特征在于，该输入/输出导电部之最小的该输入/输出L/S介于1微米至5微米之间。10.如权利要求1所述的半导体装置，其特征在于，更包括：一半导体晶圆，具有相对的一第一侧与一第二侧且包括形成于该第二侧上的多个电路；以及一冷却板，配置于该第一侧；其中，该核芯、该输入/输出导电结构、该第一增层结构与该第二增层结构形成用于互连的一基板，该基板配置于该半导体晶圆的该第二侧，且透过该输入/输出导电结构电性连接于位于该半导体晶圆的该第二侧的该多个电路，并透过该第二增层结构电性连接于一印刷电路板。11.如权利要求1所述的半导体装置，其特征在于，更包括：
一散热器；一高导热性的贴附散热片，其内具有或不具有活塞，该贴附散热片位于该散热器下方；一硅互连元件，支持多个芯片或多个小芯片，其中该多个芯片或该多个小芯片配置在具有高导热材料的一第一低应力导热层或位于该散热器下方的该第一低应力导热层的二侧的一热界...

【专利技术属性】
技术研发人员：唐和明，
申请(专利权)人：铨心半导体异质整合股份有限公司，
类型：发明
国别省市：