半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，所述半导体装置包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。体管元件上的第二重布线结构。体管元件上的第二重布线结构。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体装置及其制造方法。

技术介绍

[0002]在集成电路领域中，常使用III
‑
V族化合物半导体来形成多种半导体元件，例如高功率场效晶体管(high power field
‑
effect transistors)、高频晶体管(high efficiency transistors)或高电子迁移率晶体管(high electron mobility transistors，HEMT)等。高电子迁移率晶体管是一种场效晶体管，其可采用介于不同能隙的两种材料之间的一接面作为通道，使得所述通道具有高电子迁移率的二维电子气(2
‑
dimensional electron gas，2DEG)。近年来，由于高电子迁移率晶体管具有高功率效能表现，因此已逐渐受到瞩目。
[0003]一般而言，在制造半导体元件时，半导体元件的效能会被半导体衬底的材料所影响。举例来说，硅的半导体材料具有工艺成熟的优点，然而于硅衬底上形成III
‑
V族化合物半导体元件(例如氮化镓半导体元件)时，硅衬底中可能会形成寄生通道，进而减少了III
‑
V族化合物半导体元件的效能。此外，氮化镓半导体元件形成于蓝宝石衬底上可以有较优秀的效能，然而若于蓝宝石衬底上形成氮化镓半导体元件，氮化镓半导体元件可能会因为蓝宝石衬底的散热能力不佳而在长时间使用后出现特性偏移的问题。

技术实现思路

[0004]本专利技术提供一种半导体装置，可以改善半导体装置中的电路出现寄生电阻的问题，且半导体装置具有散热效果佳的优点。
[0005]本专利技术提供一种半导体装置的制造方法，可以改善半导体装置中的电路出现寄生电阻的问题，且半导体装置具有散热效果佳的优点。
[0006]本专利技术的至少一实施例提供一种半导体装置，包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。电路结构包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子。外部连接端子被配置成用于连接外部信号。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。第一重布线结构电性连接至第一内部连接端子。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。第二重布线结构电性连接至所述第二内部连接端子。
[0007]本专利技术的至少一实施例提供一种半导体装置的制造方法，包括：形成电路结构于碳化硅衬底上方，其中电路结构包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子，其中外部连接端子被配置成用于连接外部信号；形成氮化镓元件层于蓝宝石晶片上；形成第一重布线层于氮化镓元件层上；切割蓝宝石晶片以形成多个氮化镓装置，每个氮化镓装置包括蓝宝石衬底、第一重布线结构以及氮化镓元件；将至少一个氮化
镓装置电性连接至第一内部连接端子；形成场效晶体管元件层于硅晶片上；形成第二重布线层于场效晶体管元件层上；切割硅晶片以形成多个硅集成电路装置，每个硅集成电路装置包括硅衬底、第二重布线结构以及场效晶体管元件；以及将至少一个硅集成电路装置电性连接至第二内部连接端子。
附图说明
[0008]图1A与图2A是依照本专利技术的一实施例的一种碳化硅线路板的制造方法的上视示意图；
[0009]图1B与图2B分别是沿着图1A与图2A的线a
‑
a
’
的剖面示意图；
[0010]图3A至图3C是依照本专利技术的一实施例的一种氮化镓装置的制造方法的剖面示意图；
[0011]图4A至图4C是依照本专利技术的一实施例的一种硅集成电路装置的制造方法的剖面示意图；
[0012]图5A、图6A与图7A是依照本专利技术的一实施例的一种半导体装置的制造方法的上视示意图；
[0013]图5B、图6B与图7B分别是沿着图5A、图6A与图7A的线a
‑
a
’
的剖面示意图；
[0014]图8A与图9A是依照本专利技术的一实施例的一种半导体装置的制造方法的上视示意图；
[0015]图8B与图9B分别是沿着图8A与图9A的线a
‑
a
’
的剖面示意图；
[0016]图10至图11是依照本专利技术的一实施例的一种半导体装置的制造方法的上视示意图；
[0017]图12是依照本专利技术的一实施例的一种半导体装置的电路图。
具体实施方式
[0018]图1A与图2A是依照本专利技术的一实施例的一种碳化硅线路板的制造方法的上视示意图。图1B与图2B分别是沿着图1A与图2A的线a
‑
a
’
的剖面示意图。
[0019]请参考图1A与图1B，提供碳化硅衬底100。在本实施例中，碳化硅衬底100为经切割的衬底。举例来说，将圆形的碳化硅晶片切割为矩形的碳化硅衬底100，但本专利技术不以此为限。在其他实施例中，碳化硅衬底100包括其他形状，例如三边形、五边形、圆形、椭圆形或其他形状。此外，在其他实施例中，碳化硅衬底100亦可以是未经切割的碳化硅晶片。在一些实施例中，碳化硅衬底100的厚度100t为200微米至700微米。
[0020]相较于一般印刷线路板所使用的高分子衬底材料，碳化硅衬底100具有高散热系数的优点。具体来说，在一些实施例中，碳化硅衬底100的散热系数在室温(摄氏25度)下介于3.3W/cmK至4.9W/cmK的范围之间。在本实施例中，由于碳化硅衬底100并非用于外延工艺，因此，碳化硅衬底100的品质可以较一般用于外延工艺的碳化硅晶片的品质还要低。换句话说，碳化硅衬底100的生产成本可以有较一般用于外延工艺的碳化硅晶片的生产成本还要低。举例来说，碳化硅衬底100中的缺陷(defect)密度大于9000cm
‑2弯曲度(Bow)小于
±
800μm(较佳小于
±
350μm，最佳小于
±
100μm)，翘曲度(Warp)小于
±
900μm(较佳小于
±
450μm，最佳小于
±
100μm)，但本专利技术不以此为限。
[0021]接着请参考图2A与图2B，形成电路结构CS于碳化硅衬底100上方，以形成碳化硅线路板10。
[0022]电路结构CS包括多个第一内部连接端子(111、112)、多个第二内部连接端子(113、114)以及多个外部连接端子(115、116)。多个第一内部连接端子(111、112)、多个第二内部连接端子(113、114)被配置成用于连接芯片、被动元件或其他半导体装置中的内部元件，而外部连接端子(115、116)被配置成用于连接外部信号。换句话说，外部连接端子(115、116)即为碳化硅线路板10的输入/输出(Input/Output)端。在一些实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：碳化硅线路板，包括：碳化硅衬底；以及电路结构，位于所述碳化硅衬底上方，且包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子，其中所述外部连接端子被配置成用于连接外部信号；氮化镓装置，包括：蓝宝石衬底；氮化镓元件，位于所述蓝宝石衬底上；以及第一重布线结构，位于所述氮化镓元件上，且电性连接至所述第一内部连接端子；以及硅集成电路装置，包括：硅衬底；场效晶体管元件，位于所述硅衬底上；以及第二重布线结构，位于所述场效晶体管元件上，且电性连接至所述第二内部连接端子。2.根据权利要求1所述的半导体装置，其中所述氮化镓元件包括高电子移动率晶体晶体管，且所述高电子移动率晶体晶体管通过所述第一重布线结构、所述电路结构以及所述第二重布线结构而电性连接至所述场效晶体管元件。3.根据权利要求1所述的半导体装置，其中所述氮化镓元件位于所述蓝宝石衬底与所述碳化硅衬底之间，且所述场效晶体管元件位于所述硅衬底与所述碳化硅衬底之间，其中所述蓝宝石衬底的顶表面与所述硅衬底的顶表面共平面。4.根据权利要求1所述的半导体装置，其中所述碳化硅衬底的厚度为200微米至700微米。5.根据权利要求1所述的半导体装置，其中所述外部连接端子的尺寸大于所述第一内部连接端子的尺寸以及所述第二内部连接端子的尺寸。6.一种半导体装置的制造方法，包括：形成电路结构于碳化硅衬底上方，其中所述电路结构包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子，其中所述外部连接端子被配置成用于连接外部信号；形成氮化镓元件层于蓝宝石晶片上；形成第一重布线层于所述氮化镓元件层上；切割所述蓝宝石晶...

【专利技术属性】
技术研发人员：曹正翰，蔡佳琪，
申请(专利权)人：环球晶圆股份有限公司，
类型：发明
国别省市：