栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法技术

本发明专利技术提供了一种栅间氧化层的形成方法、屏蔽栅沟槽型器件及其形成方法，应用于半导体技术领域。由于本发明专利技术所提供的栅间氧化层的形成方法，在形成左右结构的屏蔽栅沟槽型器件中的栅间氧化层的工艺过程中，通过添加一牺牲氧化层和刻蚀工艺的方式，将位于用于形成多晶硅栅的两个顶部沟槽之间的屏蔽栅多晶硅的厚度先沿平行于半导体衬底的方向减薄，然后再将其完全氧化，即全部转化为栅间氧化层，进而较少甚至消除多晶硅栅和屏蔽栅之间的重叠区域，即实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的C

【技术实现步骤摘要】
栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法


[0001]本专利技术涉及半导体集成电路制造
，特别涉及一种栅间氧化层的形成方法、屏蔽栅沟槽型器件及其形成方法。

技术介绍

[0002]具有屏蔽栅沟槽(如SGT器件或IGBT器件)的功率MOSFET器件是目前最先进的功率MOSFET器件技术，能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低系统的导通损耗和开关损耗，以及提高系统的使用效率。其中，屏蔽栅沟槽型MOSFET结构的栅极同时包含屏蔽栅和控制栅，且根据屏蔽栅(也称为源极多晶硅层(Source ploy))与控制栅(也称为多晶硅栅或控制栅极)在沟槽中的相对位置，传统的SGT屏蔽栅MOSFET器件结构通常分为上下结构和左右结构两种。
[0003]目前，在呈左右结构关系的SGT屏蔽栅极沟槽器件中，屏蔽栅通常会从沟槽的底部延伸到沟槽的顶部，控制栅极则设置在沟槽顶部区域的屏蔽栅左右两侧，同一沟槽中的栅极会分裂为左右两个结构。对于左右结构的屏蔽栅MOSFET器件结构，通常在沟槽中形成屏蔽栅多晶硅之后，采用热氧化工艺在屏蔽栅多晶硅的顶部形成栅间氧化层(Inter Poly Oxide，IPO)，同时在沟槽侧面上形成栅氧化层(FOX)。这种工艺步骤简单，工艺稳定性较高，但由于屏蔽栅多晶硅超出FOX太高，造成后续热氧化后，屏蔽栅多晶硅与后续形成的位于两侧的控制栅极重叠部分较大，与功率器件较长的沟槽叠加，如图1所示，进而导致控制栅极、栅间氧化层以及屏蔽栅组成的C
GP
较大，而C
GP
较大则造成栅极电荷Qg和栅漏极之间Qgs变大，即增加了屏蔽栅沟槽型器件作为开关过程中的开关损耗。

技术实现思路

[0004]本专利技术的目的在于提供一种栅间氧化层的形成方法、屏蔽栅沟槽型器件及其形成方法，以在形成左右结构的屏蔽栅沟槽型器件中的栅间氧化层的工艺过程中，通过添加一牺牲氧化层和刻蚀工艺的方式，将位于用于形成多晶硅栅的两个顶部沟槽之间的屏蔽栅多晶硅的厚度先沿平行于半导体衬底的方向减薄，然后再将其完全氧化，即全部转化为栅间氧化层，进而较少甚至消除多晶硅栅和屏蔽栅之间的重叠区域，即实现减小多晶硅栅、栅间氧化层以及屏蔽栅组成的C
GP
和降低器件的开关损耗的目的。
[0005]第一方面，为解决上述技术问题，本专利技术提供一种栅间氧化层的形成方法，至少可以包括如下步骤：
[0006]提供一半导体衬底，所述半导体衬底内形成有栅极沟槽，所述栅极沟槽的内表面上形成有屏蔽介质层，所述屏蔽介质层在所述栅极沟槽内围成的容置空间内填充有屏蔽栅多晶硅；
[0007]刻蚀所述屏蔽介质层，以在所述栅极沟槽的顶部区域暴露出预设高度的所述屏蔽栅多晶硅，并同时在暴露出预设高度的所述屏蔽栅多晶硅的两侧分别形成一由暴露出的所述屏蔽栅多晶硅、半导体衬底作为侧壁以及剩余的所述屏蔽介质层作为底部所围成的顶部
沟槽；
[0008]在所述顶部沟槽的底部表面和侧壁上形成牺牲氧化层，其中覆盖在所述顶部沟槽中的屏蔽栅多晶硅侧壁上的所述牺牲氧化层是由预设厚度的该屏蔽栅多晶硅侧壁转换而成；
[0009]刻蚀去除所述牺牲氧化层，以沿垂直于所述顶部沟槽内的屏蔽栅多晶硅侧壁的方向，减薄所述预设厚度的所述栅极沟槽内所暴露出的所述屏蔽栅多晶硅；
[0010]对所述半导体衬底进行热氧化工艺，以使所述栅极沟槽中的减薄后剩余暴露出的所述屏蔽栅多晶硅完全氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅作为屏蔽栅。
[0011]进一步的，覆盖在所述栅极沟槽内表面上的所述屏蔽介质层的材料具体可以包括二氧化硅，所述二氧化硅的厚度范围具体可以为
[0012]进一步的，刻蚀所述屏蔽介质层，以在所述栅极沟槽的顶部区域暴露出所述屏蔽栅多晶硅的所述预设高度或形成的所述顶部沟槽在沿垂直于所述半导体衬底的方向的深度具体可以为：0.5μm～5μm。
[0013]进一步的，覆盖在每一所述顶部沟槽中的屏蔽栅多晶硅侧壁上的所述牺牲氧化层的厚度或转换成所述牺牲氧化层的所述屏蔽栅多晶硅侧壁的所述预设厚度的范围具体可以为：
[0014]进一步的，在所述顶部沟槽的底部表面和侧壁上形成所述牺牲氧化层的工艺具体可以包括热氧化工艺。
[0015]进一步的，刻蚀去除所述牺牲氧化层的工艺具体可以包括湿法刻蚀工艺。
[0016]进一步的，所述牺牲氧化层的材料具体可以为二氧化硅。
[0017]进一步的，在所述屏蔽介质层在所述栅极沟槽内围成的容置空间内填充所述屏蔽栅多晶硅的步骤具体可以包括：
[0018]在所述填充有所述屏蔽介质层的所述栅极沟槽的剩余空间内填充屏蔽栅多晶硅，并对填充的所述屏蔽栅多晶硅进行机械研磨工艺，以使研磨后的屏蔽栅多晶硅的顶面与所述屏蔽介质层的顶面齐平；
[0019]回刻蚀所述研磨后的屏蔽栅多晶硅，以使回刻蚀后剩余的屏蔽栅多晶硅的顶面低于所述屏蔽介质层的顶面。
[0020]进一步的，在回刻蚀所述研磨后的屏蔽栅多晶硅，以使回刻蚀后剩余的屏蔽栅多晶硅的顶面低于所述屏蔽介质层的顶面之后，所述形成方法还可以包括：
[0021]沿所述栅极沟槽的深度方向，对回刻蚀后剩余的所述屏蔽栅多晶硅进行P型或N型离子注入。
[0022]第二方面，基于如上所述的栅间氧化层的形成方法，本专利技术还提供了一种屏蔽栅沟槽型器件的形成方法，包括：
[0023]采用如上所述的栅间氧化层的形成方法，在一半导体衬底内的栅极沟槽中的下部空间内形成屏蔽介质层、屏蔽栅以及位于屏蔽栅顶面上的栅间氧化层和所述栅间氧化层两侧的两个顶部沟槽；
[0024]在所述顶部沟槽中填充多晶硅，以形成多晶硅栅，所述多晶硅栅通过所述栅极沟槽侧壁上的栅氧化层与所述半导体衬底隔离，并通过所述栅间氧化层与所述屏蔽栅隔离。
[0025]进一步的，在所述半导体衬底内形成栅极沟槽的步骤，具体可以包括：
[0026]提供一半导体衬底，并在所述半导体衬底的表面上形成硬掩膜层；
[0027]以所述硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成至少一所述栅极沟槽。
[0028]进一步的，所述硬掩膜层包括依次层叠的第一氧化层和/或第二氧化层，或者，所述硬掩膜层包括依次层叠的第一氧化层、氮化层和第二氧化层组成的ONO堆叠结构。
[0029]第三方面，基于上述所述的屏蔽栅沟槽型器件的形成方法，本专利技术还提供了一种屏蔽栅沟槽型器件，具体可以采用如上所述的屏蔽栅沟槽型器件的形成方法制备而成，其中，所述屏蔽栅沟槽型器件的屏蔽栅位于栅极沟槽的下部空间，而所述屏蔽栅沟槽型器件的多晶硅栅则位于所述栅极沟槽的上部空间的两侧所形成的顶部沟槽内，且所述多晶硅栅的底面高于所述屏蔽栅的顶面。
[0030]与现有技术相比，本专利技术技术方案至少具有如下有益效果之一：
[0031]在本专利技术提供的一种栅间氧化层的形成方法中，其先在半导体衬底内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅间氧化层的形成方法，其特征在于，至少包括如下步骤：提供一半导体衬底，所述半导体衬底内形成有栅极沟槽，所述栅极沟槽的内表面上形成有屏蔽介质层，所述屏蔽介质层在所述栅极沟槽内围成的容置空间内填充有屏蔽栅多晶硅；刻蚀所述屏蔽介质层，以在所述栅极沟槽的顶部区域暴露出预设高度的所述屏蔽栅多晶硅，以同时在暴露出预设高度的所述屏蔽栅多晶硅的两侧分别形成一由暴露出的所述屏蔽栅多晶硅、半导体衬底作为侧壁以及剩余的所述屏蔽介质层作为底部所围成的顶部沟槽；在所述顶部沟槽的底部表面和侧壁上形成牺牲氧化层，其中覆盖在所述顶部沟槽中的屏蔽栅多晶硅侧壁上的所述牺牲氧化层是由预设厚度的该屏蔽栅多晶硅侧壁转换而成；刻蚀去除所述牺牲氧化层，以沿垂直于所述顶部沟槽内的屏蔽栅多晶硅侧壁的方向，减薄所述预设厚度的所述栅极沟槽内所暴露出的所述屏蔽栅多晶硅；对所述半导体衬底进行热氧化工艺，以使所述栅极沟槽中的减薄后剩余暴露出的所述屏蔽栅多晶硅完全氧化为二氧化硅，并将所述二氧化硅作为所述栅间氧化层，且将位于该二氧化硅下方的所剩余的未被氧化的屏蔽栅多晶硅作为屏蔽栅。2.如权利要求1所述的栅间氧化层的形成方法，其特征在于，覆盖在所述栅极沟槽的内表面上的所述屏蔽介质层的材料包括二氧化硅，所述二氧化硅的厚度范围为3.如权利要求2所述的栅间氧化层的形成方法，其特征在于，刻蚀所述屏蔽介质层，以在所述栅极沟槽的顶部区域暴露出所述屏蔽栅多晶硅的所述预设高度或形成的所述顶部沟槽在沿垂直于所述半导体衬底的方向的深度为：0.5μm～5μm。4.如权利要求1所述的栅间氧化层的形成方法，其特征在于，覆盖在每一所述顶部沟槽中的屏蔽栅多晶硅侧壁上的所述牺牲氧化层的厚度或转换成所述牺牲氧化层的所述屏蔽栅多晶硅侧壁的所述预设厚度的范围为：15.如权利要求4所述的栅间氧化层的形成方法，其特征在于，在所述顶部沟槽的底部表面和侧壁上形成所述牺牲氧化层的工艺包括热氧化工艺。6.如权利要求5所述的栅间氧化层的形成方法，其特征在于，刻蚀去除所述牺牲氧化层的工艺包括湿法刻蚀工艺。7.如权利要求6所述的栅间氧化层的形成方法，其特征在于，所述牺牲氧化层的材料为二氧化硅。8...

【专利技术属性】
技术研发人员：孔庆路，刘禹杉，周颖，李秀然，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：