一种适用于高压功率芯片的终端结构制造技术

一种适用于高压功率芯片的终端结构，包括围绕高压功率芯片有源区以及过渡区的多个同心浮空场限环，在所述场限环上方覆盖有钝化层。本发明专利技术可以提高高压大功率芯片的终端可靠性，提高终端效率，同时，兼顾安全工作区，工艺简单，适合大规模产品应用。本发明专利技术通过优化场环设计，提高高压功率芯片的终端效率，保证可靠性的同时，优化安全工作区。优化安全工作区。优化安全工作区。

【技术实现步骤摘要】
一种适用于高压功率芯片的终端结构


[0001]本专利技术涉及半导体器件
，特别涉及一种适用于高压功率芯片的终端结构。

技术介绍

[0002]高压大功率器件是电力系统的关键器件。为了提高芯片的通流能力，普遍采用垂直型结构设计，如此，需要在有源区周围设置终端区，以保证芯片的反向阻断能力。芯片终端有场环、场板、结终端扩展、负斜面以及这些结构的复合终端或者衍生终端等等多种结构。对于低压的功率器件，仅使用单一或者组合的终端结构即可满足阻断电压以及终端效率要求。然而，对耐压等级更高的高压芯片，需要更大的终端面积，并且在兼顾可靠性和终端效率的情况下，终端面积带来的动态影响将不可忽视。
[0003]单纯的等间距场限环终端结构，其终端面积大，终端效率低。结终端扩展结构，易于设计与制造，但是强烈依赖于注入的剂量和能量，如果在JTE中的掺杂浓度不足，JTE区会在较低的电压下耗尽，造成器件在主结(台面边缘)处过早地击穿，如果在JTE区中的掺杂浓度过多，也会导致击穿发生在JTE区的最外边缘。其对掺杂浓度范围要求比较苛刻，工艺窗口窄，另外，容易受界面电荷等因素影响，导致击穿电压可靠性差。场环场板结构中的金属场板可固定电荷，防止电荷进入氧化层影响击穿电压。但是，多级场板的设计，造成台阶多且深，清洗不彻底时，会造成沾污残留，甚至形成漏电通道。尤其，对于碳化硅器件，环宽及环间距都比较小，常规金属场板工艺受限。

技术实现思路

[0004]为克服现有技术的不足，本专利技术提供了一种适用于高压功率芯片的高可靠性终端结构，本专利技术的目的是提高高压大功率芯片的终端可靠性，提高终端效率，同时，兼顾安全工作区，工艺简单，适合大规模产品应用。本专利技术通过优化场环设计，提高高压功率芯片的终端效率，保证可靠性的同时，优化安全工作区。
[0005]本专利技术采用了如下的技术方案：
[0006]一种适用于高压功率芯片的终端结构，包括围绕高压功率芯片有源区以及过渡区的多个同心浮空场限环，在所述场限环上方覆盖有钝化层，所述钝化层包括氧化层钝化层、氮化硅钝化层以及聚酰亚胺钝化层，所述氧化层钝化层，包括基础氧化层，氧化硅层和掺杂的厚氧化层。
[0007]进一步的，所述浮空场限环位于本体的第一表面和漂移区之间，所述浮空场限环围绕有源区和过渡区结构。
[0008]进一步的，包括在本体的第一表面和漂移区之间的具有第二导电类型的第一掺杂区和具有第一导电类型的第二掺杂区。
[0009]进一步的，第一掺杂区和第二掺杂区为同心圆环结构。
[0010]进一步的，第一掺杂区，包括多个场环区。
[0011]进一步的，每个场环区包括多个场限环，各场环区内的环宽和环间距为定值，从有源区到芯片边缘，多个场环区的环宽呈递减趋势，场限环的环间距呈递增趋势。
[0012]进一步的，第一掺杂区包括第一主环和多个场环区。
[0013]进一步的，第一主环与多个场环区具有相同的掺杂浓度和掺杂深度，所述掺杂深度不小于有源区以及过渡区的阱区掺杂深度。
[0014]进一步的，所述第一主环的环宽有最优值，其与衬底厚度以及衬底浓度和环内杂浓度相关，第一主环与过渡区的阱区的距离，碳化硅器件为1～1.2um，硅器件为5～40um。
[0015]进一步的，第一掺杂区的靠近过渡区的内环在拐角位置的曲率半径取值为3～8倍的漂移区厚度。
[0016]进一步的，第二掺杂区，具有第一导电类型，包围在具有第二导电类型的第一掺杂区的远离元胞区的一侧。
[0017]进一步的，氮化硅钝化层是单层材质和多层材质。
[0018]与现有技术相比，本专利技术的技术方案能够实现如下有益的技术效果：
[0019]1、本专利技术所述的高可靠性的终端结构，能在氧化层正电荷存在情况下，仍能承受高电压，保持相对高的耐压可靠性。
[0020]2、本专利技术所述的高可靠性的终端结构，对掺杂注入剂量敏感性低，制作工艺简单。
[0021]3、本专利技术所述的高可靠性的终端结构，与常规的场环结构相比，提高了终端效率。
[0022]4、本专利技术所述的高可靠性的终端结构，在功率芯片关断过程中，由于优化了过渡区位置电场分布，减少了空穴电流的聚集，从而降低了电流丝的严重程度，进而提高了芯片的安全工作区。
附图说明
[0023]图1为本专利技术的具有高可靠终端的高压功率芯片的实施例1的局部结构示意图；
[0024]图2为本专利技术的具有高可靠终端的高压功率芯片的实施例2的局部结构示意图；
[0025]图3为本专利技术的高可靠性终端实施例1与普通的场环结构终端的电场及BV对比情况图；
[0026]图4为本专利技术的高可靠性终端实施例1与实施例2的电场及BV对比情况图；
[0027]图4(a)实施例1和实施例2阻断电压对比情况图；图4(b)实施例1和实施例2体内最高电场强度分布情况图；
[0028]图5为本专利技术的高可靠性终端实施例1，在注入剂量发生变化的情况下的阻断电压情况和电场情况图；
[0029]图6为本专利技术的高可靠性终端实施例1，在注入深度发生变化的情况下的阻断电压情况图；
[0030]图7为本专利技术的高可靠性终端实施例1，在氧化层电荷变化情况下的BV情况图；
[0031]图8为本专利技术的高可靠性终端实施例1与实施例2的电场分布及电离率分布情况对比图；
[0032]图8(a)电场分布，图8(b)电离率的分布。
[0033]图9为本专利技术的高可靠性终端实施例2，在注入剂量发生变化的情况下的阻断电压情况和电场情况图；
[0034]图10为本专利技术的高可靠性终端实施例2，在注入深度发生变化的情况下的阻断电压情况图；
[0035]图11为本专利技术的高可靠性终端实施例2，在氧化层电荷变化情况下的BV情况图；
[0036]图12为本专利技术的高可靠性终端实施例2，第一主环的环宽拉偏情况下的电场变化情况图。
[0037]附图标记说明：
[0038]510芯片有源区
[0039]520芯片过渡区
[0040]190芯片终端区
[0041]100芯片衬底
[0042]101芯片衬底第一表面
[0043]102芯片衬底第二表面
[0044]131具有第一导电类型的漂移区
[0045]191具有第二导电类型的第一掺杂区
[0046]192具有第一导电类型的第二掺杂区
[0047]195终端区靠近过渡区的第一主环
[0048]200终端区具有n个区的场环区
[0049]132具有第一导电类型的场终止层
[0050]700具有第二导电类型的集电极区
具体实施方式
[0051]为使本专利技术的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本专利技术进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于高压功率芯片的终端结构，其特征在于，包括围绕高压功率芯片有源区以及过渡区的多个同心浮空场限环，在所述场限环上方覆盖有钝化层，所述钝化层包括氧化层钝化层、氮化硅钝化层以及聚酰亚胺钝化层，所述氧化层钝化层，包括基础氧化层，氧化硅层和掺杂的厚氧化层。2.如权利要求1所述的适用于高压功率芯片的终端结构，其特征在于，所述浮空场限环位于本体的第一表面和漂移区之间，所述浮空场限环围绕有源区和过渡区结构。3.如权利要求1所述的适用于高压功率芯片的终端结构，其特征在于，包括在本体的第一表面和漂移区之间的具有第二导电类型的第一掺杂区和具有第一导电类型的第二掺杂区。4.如权利要求3所述的适用于高压功率芯片的终端结构，其特征在于，第一掺杂区和第二掺杂区为同心圆环结构。5.如权利要求4所述的适用于高压功率芯片的终端结构，其特征在于，第一掺杂区，包括多个场环区。6.如权利要求5所述的适用于高压功率芯片的终端结构，其特征在于，每个场环区包括多个场限环，各场环区内的环宽和环间距为定值，从有源区到芯片边缘，多个场环区的环宽呈递减趋势，场限环的环间距呈递增趋势...

【专利技术属性】
技术研发人员：李翠，魏晓光，金锐，和峰，王耀华，刘江，高凯，聂瑞芬，田宝华，李立，高明超，郝夏敏，孙琬茹，
申请(专利权)人：北京智慧能源研究院，
类型：新型
国别省市：