【技术实现步骤摘要】
本专利技术属于半导体器件保护结构，具体涉及一种碳化硅mosfet的制备方法及碳化硅mosfet。
技术介绍
1、传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以碳化硅为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力。sic mosfet作为sic器件的代表，具备低导通损耗、快开关速度、高工作频率等诸多优异特性，现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。
2、sicmosfet具有更高的效率与功率密度，非常适合应用于电能变换领域。然而，由于sic栅氧化层界面态密度较高、可靠性较差等问题的影响，sic mosfet一般难以承受较高的结温，sicmosfet芯片在工作状态下，由于芯片不同区域散热效率的不同，芯片不同区域间会出现温度梯度，芯片中央区域往往表现出较高的结温，使得sicmosfet芯片在部分区域结温未达极限的情况下仍存在高温失效的风险，对sic mosfet芯片的可靠性造成不利影响。
3、sicmosfet因其内部自带体二极管可以免外接续流二极管，从而降低电路设计复杂度和系统成本。然而，在电力电子系统应用过程中追求工作效率和功率密度的同时，系统的稳定性和可靠性是另一个重要的考量指标。当电力电子系统出现故障时，在保护电路来不及做出反应或者没有保护电路的情况下，sicmosfet器件本身需要承受浪涌的冲击，而浪涌电流主要流通sicmosfet的体二极管，该过程虽然很短暂，但对器件的要求却很高。有研究表明，当浪涌电
技术实现思路
1、为克服上述现有技术的不足，本专利技术提出一种碳化硅mosfet的制备方法，包括：
2、在碳化硅衬底上依次生长缓冲层和漂移区；
3、基于多个预先制作的掩膜版，依次通过多个掩膜版分别进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的集成二极管p区、pwell区和源极区域；
4、其中，多个掩膜版根据注入区域的要求均具有从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的多个掩膜孔。
5、优选的，所述掩膜版包括：形成集成二极管p区的第一掩膜版、形成pwell区的第二掩膜版和形成源极区域的多个第三掩膜版。
6、优选的，基于多个预先制作的掩膜版，依次通过多个掩膜版分别进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的集成二极管p区、pwell区和源极区域，包括：
7、通过向所述第一掩膜版的多个不同宽度的掩膜孔在n-漂移区内进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的集成二极管p区；
8、通过向所述第二掩膜版的多个不同宽度的掩膜孔在所述n-漂移区内进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的pwell区；
9、依次利用各第三掩膜版在所述pwell区内进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的源极区；
10、其中，所述源极区包括：n+区和p+区。
11、优选的，所述集成二极管p区的离子掺杂浓度等于或者高于p+区的离子掺杂浓度。
12、优选的，所述集成二极管p区的宽度从碳化硅mosfet芯片边缘至芯片中央逐渐增加的幅度随机，每个增加幅度不小于0.05μm。
13、优选的，所述pwell区的离子掺杂浓度低于p+区的离子掺杂浓度和集成二极管p区的离子掺杂浓度。
14、优选的，相邻的所述集成二极管p区与pwell区之间的间隔距离为1.0μm-6.0μm。
15、优选的，所述pwell和集成二极管p区的形状至少包括下述中的一种或多种：条形、圆形、环形、正四边形、正六边形和正八边形。
16、优选的，所述多个第三掩膜版包括：形成源极区中n+区的n+掩膜版和形成源极区中p+区的p+掩膜版；
17、依次利用各第三掩膜版在所述pwell区内进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的源极区，包括：
18、通过所述n+掩膜版的多个不同宽度的掩膜孔在pwell区内同时进行多次离子注入，形成多个具有相同离子掺杂浓度且从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的n+区；
19、通过所述p+掩模版上的多个不同宽度的掩膜孔在所述n+区上或pwell区上同时进行多次离子注入，形成多个具有相同离子掺杂浓度且从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的p+区。
20、优选的，所述n+区的最小宽度范围为：0.1μm-3.0μm；所述n+区的离子注入深度为0.2μm-0.5μm；所述n+区的离子杂质浓度为1x1018cm-3-1x1019cm-3。
21、优选的，所述p+区的宽度从碳化硅mosfet芯片边缘至芯片中央逐渐增加的幅度随机，每个增加幅度不小于0.05μm。
22、优选的，所述p+区的最小宽度范围为：0.1μm-3.0μm；所述p+区的离子注入深度为0.2μm-0.7μm；所述p+区的离子杂质浓度为2x1018cm-3-2x1019cm-3。
23、优选的，在所述基于预先制作的多个第三掩模版上的掩膜孔，在所述pwell区内进行多次离子注入，生成源极区域之后，还包括：
24、在所述漂移区上制备栅氧化层和多晶硅，在所述栅氧化层和多晶硅的外表面包裹隔离介质层；
25、在所述源极区域和隔离介质层上生长金属层，在碳化硅衬底下方生长金属层。
26、优选的，所述栅氧化层的材料至少包括下述中的一种或多种：sio2、sin和al2o3；
27、其中，所述栅氧化层的厚度为10nm-100nm。
28、基于同一专利技术构思，本专利技术还提供一种碳化硅mosfet，包括：碳化硅衬底、生成在所述碳化硅衬底上的缓冲层、生长在所述缓冲层上的漂移区、在所述漂移区上设有从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增大的集成二极管p区、pwell区和源极区域；
29、其中所述源极区域包括：n+区和p+区，所述p+区嵌于所述n+区内部，所述n+区嵌于pwell区内部。
30、优选的，在相邻的所述pwell区和所述集成二极管p区之间的jfet区域、部分的所述n+区域、部分的所述pwell区域、以及部分的所述集成二极管p区上设有栅氧化层；在所述栅氧化层上设有多晶硅；在所述栅氧化层和多晶硅外表面包裹有隔离介质层；在所述源极区域和隔离介质层上生长有金属层，在碳化硅衬底下方生长有金属层。
31、优选的，所述n+区宽度为0.1μm-3.0μm，n+区深度为0.2μm-0.5μm，n+区的杂质浓度本文档来自技高网...
【技术保护点】
1.一种碳化硅MOSFET的制备方法，其特征在于，包括：
2.如权利要求1所述的方法，其特征在于，所述掩膜版包括：形成集成二极管p区的第一掩膜版、形成pwell区的第二掩膜版和形成源极区域的多个第三掩膜版。
3.如权利要求2所述的方法，其特征在于，基于多个预先制作的掩膜版，依次通过多个掩膜版分别进行多次离子注入，形成从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增加的集成二极管p区、pwell区和源极区域，包括：
4.如权利要求3所述的方法，其特征在于，所述集成二极管p区的离子掺杂浓度等于或者高于p+区的离子掺杂浓度。
5.如权利要求4所述的方法，其特征在于，所述集成二极管p区的宽度从碳化硅MOSFET芯片边缘至芯片中央逐渐增加的幅度随机，每个增加幅度不小于0.05μm。
6.如权利要求3或4所述的方法，其特征在于，所述pwell区的离子掺杂浓度低于p+区的离子掺杂浓度和集成二极管p区的离子掺杂浓度。
7.如权利要求3所述的方法，其特征在于，相邻的所述集成二极管p区与pwell区之间的间隔距离为1.0μm-6
8.如权利要求7所述的方法，其特征在于，所述pwell和集成二极管p区的形状至少包括下述中的一种或多种：条形、圆形、环形、正四边形、正六边形和正八边形。
9.如权利要求3所述的方法，其特征在于，所述多个第三掩膜版包括：形成源极区中n+区的n+掩膜版和形成源极区中p+区的p+掩膜版；
10.如权利要求9所述的方法，其特征在于，所述n+区的最小宽度范围为：0.1μm-3.0μm；所述n+区的离子注入深度为0.2μm-0.5μm；所述n+区的离子杂质浓度为1x1018cm-3-1x1019cm-3。
11.如权利要求9所述的方法，其特征在于，所述p+区的宽度从碳化硅MOSFET芯片边缘至芯片中央逐渐增加的幅度随机，每个增加幅度不小于0.05μm。
12.如权利要求11所述的方法，其特征在于，所述p+区的最小宽度范围为：0.1μm-3.0μm；所述p+区的离子注入深度为0.2μm-0.7μm；所述p+区的离子杂质浓度为2x1018cm-3-2x1019cm-3。
13.如权利要求1所述的方法，其特征在于，在所述基于预先制作的多个第三掩模版上的掩膜孔，在所述pwell区内进行多次离子注入，生成源极区域之后，还包括：
14.如权利要求13所述的方法，其特征在于，所述栅氧化层的材料至少包括下述中的一种或多种：SiO2、SiN和Al2O3；
15.一种碳化硅MOSFET，其特征在于，包括：碳化硅衬底、生成在所述碳化硅衬底上的缓冲层、生长在所述缓冲层上的漂移区、在所述漂移区上设有从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增大的集成二极管p区、pwell区和源极区域；
16.如权利要求15所述的碳化硅MOSFET，其特征在于，在相邻的所述pwell区和所述集成二极管p区之间的JFET区域、部分的所述n+区域、部分的所述pwell区域、以及部分的所述集成二极管p区上设有栅氧化层；在所述栅氧化层上设有多晶硅；在所述栅氧化层和多晶硅外表面包裹有隔离介质层；在所述源极区域和隔离介质层上生长有金属层，在碳化硅衬底下方生长有金属层。
17.如权利要求15所述的碳化硅MOSFET，其特征在于，所述n+区宽度为0.1μm-3.0μm，n+区深度为0.2μm-0.5μm，n+区的杂质浓度为1x1018cm-3-1x1019cm-3。
18.如权利要求15所述的碳化硅MOSFET，其特征在于，所述p+区宽度为0.1μm-3.0μm，p+区深度为0.2μm-0.7μm，p+区的杂质浓度为2x1018cm-3-2x1019cm-3。
19.如权利要求15所述的碳化硅MOSFET，其特征在于，所述集成二极管p区的离子掺杂浓度等于或者高于p+区的离子掺杂浓度。
20.如权利要求15所述的碳化硅MOSFET，其特征在于，所述pwell区的离子掺杂浓度低于p+区的离子掺杂浓度和集成二极管p区的离子掺杂浓度。
21.如权利要求15所述的碳化硅MOSFET，其特征在于，相邻的所述集成二极管p区与pwell区之间的间隔距离为1.0μm-6.0μm。
22.如权利要求21所述的碳化硅MOSFET，其特征在于，所述pwell和集成二极管p区的形状至少包括下述中的一种或多种：条形、圆形、环形、正四边形、正六边形和正八边形。
23.如权利要求16所述的碳化硅MOSFET，其特征在于，所述栅氧化层的材料至少包...
【技术特征摘要】
1.一种碳化硅mosfet的制备方法，其特征在于，包括：
2.如权利要求1所述的方法，其特征在于，所述掩膜版包括：形成集成二极管p区的第一掩膜版、形成pwell区的第二掩膜版和形成源极区域的多个第三掩膜版。
3.如权利要求2所述的方法，其特征在于，基于多个预先制作的掩膜版，依次通过多个掩膜版分别进行多次离子注入，形成从碳化硅mosfet芯片边缘至芯片中央宽度逐渐增加的集成二极管p区、pwell区和源极区域，包括：
4.如权利要求3所述的方法，其特征在于，所述集成二极管p区的离子掺杂浓度等于或者高于p+区的离子掺杂浓度。
5.如权利要求4所述的方法，其特征在于，所述集成二极管p区的宽度从碳化硅mosfet芯片边缘至芯片中央逐渐增加的幅度随机，每个增加幅度不小于0.05μm。
6.如权利要求3或4所述的方法，其特征在于，所述pwell区的离子掺杂浓度低于p+区的离子掺杂浓度和集成二极管p区的离子掺杂浓度。
7.如权利要求3所述的方法，其特征在于，相邻的所述集成二极管p区与pwell区之间的间隔距离为1.0μm-6.0μm。
8.如权利要求7所述的方法，其特征在于，所述pwell和集成二极管p区的形状至少包括下述中的一种或多种：条形、圆形、环形、正四边形、正六边形和正八边形。
9.如权利要求3所述的方法，其特征在于，所述多个第三掩膜版包括：形成源极区中n+区的n+掩膜版和形成源极区中p+区的p+掩膜版；
10.如权利要求9所述的方法，其特征在于，所述n+区的最小宽度范围为：0.1μm-3.0μm；所述n+区的离子注入深度为0.2μm-0.5μm；所述n+区的离子杂质浓度为1x1018cm-3-1x1019cm-3。
11.如权利要求9所述的方法，其特征在于，所述p+区的宽度从碳化硅mosfet芯片边缘至芯片中央逐渐增加的幅度随机，每个增加幅度不小于0.05μm。
12.如权利要求11所述的方法，其特征在于，所述p+区的最小宽度范围为：0.1μm-3.0μm；所述p+区的离子注入深度为0.2μm-0.7μm；所述p+区的离子杂质浓度为2x1018cm-3-2x1019cm-3。
13.如权利要求1所述的方法，其特征在于，在所述基于预先制作的多个第三掩模版上的掩膜孔，在所述pwell区内进行多次离子注入，...
【专利技术属性】
技术研发人员：牛喜平，魏晓光，汤广福，安运来，桑玲，张文婷，刘瑞，杜泽晨，李晨萌，杨霏，
申请(专利权)人：北京智慧能源研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。