具有侧面扩散的沟槽插塞的半导体器件制造技术

本公开涉及具有侧面扩散的沟槽插塞的半导体器件。一种半导体器件结构，可以包括衬底，该衬底具有包括第一掺杂剂类型的衬底基底；部署在衬底基底的表面上的半导体层，该半导体层包括第二掺杂剂类型并具有上表面；以及半导体插塞组件，包括部署在半导体层内的半导体插塞，该半导体插塞从半导体层的上表面起延伸并且具有至少等于半导体层的厚度的深度，半导体插塞具有第一边界并且具有第二边界，该第一边界在半导体层内形成，该第二边界在半导体层内形成并且部署成与第一边界相对，其中第一边界和第二边界垂直于衬底基底的表面延伸。和第二边界垂直于衬底基底的表面延伸。和第二边界垂直于衬底基底的表面延伸。

【技术实现步骤摘要】
具有侧面扩散的沟槽插塞的半导体器件
[0001]本申请是国际申请日为2017年5月26日、国际申请号为PCT/US2017/034644、进入中国国家阶段日为2019年01月23日、申请号为201780045586.5、专利技术创造名称为“具有侧面扩散的沟槽插塞的半导体器件”的专利技术申请的分案申请之一。


[0002]实施例涉及半导体器件领域，并且更具体地涉及具有半导体插塞结构的半导体器件。

技术介绍

[0003]在半导体技术中，器件可以被制造在衬底中，该衬底包括第一掺杂剂类型的衬底基底和在衬底基底上形成的第二掺杂剂类型的层。这种结构提供了制造包括晶体管、齐纳二极管、PN二极管和其它已知的器件的各种器件的便利模板。在给定的半导体衬底中，可以在衬底中制造不同的器件，并且不同的器件可以彼此横向间隔开。在已知的半导体器件中，半导体插塞可以从衬底的表面形成，以便在不同的器件之间提供结隔离，或者可替代地提供延伸到半导体层中的低电阻结构。
[0004]在已知的处理中，半导体插塞可以通过在部署在半导体层的顶部上的氧化物或其它绝缘层内形成开口、并且通过随后通过该开口将掺杂剂物质引入半导体层中而形成。这个过程之后是热处理(退火)，涉及在足以将掺杂剂物质驱动到目标深度的持续时间内对衬底进行高温加热，以形成待制造的器件结构，诸如结隔离插塞结构。这些用于形成半导体插塞结构的已知处理方法的缺点是形成半导体插塞结构所需要的相对高的热预算。另一个缺点是半导体插塞结构的相对大的横向宽度，这是由于热处理期间的横向扩散并且还由于可能采用的相对厚的硅层而造成的。作为示例，对于40V技术，在已知方法中，可以在衬底基底上生长N型外延硅层作为半导体层，其中外延硅层的厚度是7μm。为了在N型外延硅层中形成结隔离结构，可以形成P型掺杂剂的半导体插塞结构。为了将半导体插塞结构形成到适当的深度以生成可接受的隔离特性，半导体插塞结构的所得的横向宽度可以是大约14μm。类似地，为了在类似的N型半导体层中形成低电阻N型插塞结构，半导体插塞结构的所得的横向宽度可以是大约20μm。反过来，这些横向维度进而限制了空间器件更靠近在一起的能力。
[0005]关于这些和其它问题，提供了本改进。

技术实现思路

[0006]示例性实施例针对改进的半导体插塞结构。在一个实施例中，提供了一种半导体器件结构。该半导体器件可以包括衬底，衬底具有包括第一掺杂剂类型并具有衬底基底表面的衬底基底；部署在衬底基底表面上的半导体层，该半导体层包括第二掺杂剂类型并具有上表面；以及半导体插塞组件，包括部署在半导体层内的半导体插塞，该半导体插塞从半导体层的上表面起延伸并且具有至少等于半导体层的厚度的深度，半导体插塞具有第一边界和部署成与第一边界相对的第二边界，第一边界和第二边界在半导体层内形成，其中第
一边界和第二边界垂直于衬底基底表面延伸。
[0007]在另一个实施例中，一种在衬底中形成半导体插塞的方法可以包括在衬底基底的衬底基底表面上提供半导体层，该衬底基底包括第一掺杂剂类型，并且该半导体层包括第二掺杂剂类型；将沟槽蚀刻到半导体层中，其中沟槽具有第一沟槽侧壁和第二沟槽侧壁，第一沟槽侧壁和第二沟槽侧壁分别限定与半导体层的第一界面和第二界面；沿着第一沟槽侧壁和第二沟槽侧壁形成掺杂剂层；以及对衬底进行退火，其中形成扩散区域，扩散区域具有第一边界和第二边界，第一边界和第二边界在半导体层内从第一沟槽侧壁和第二沟槽侧壁起延伸，其中第一边界第二边界限定半导体插塞和半导体层之间的边界。
附图说明
[0008]图1A示出了根据本公开实施例的衬底；
[0009]图1B图示了根据本公开实施例的半导体器件结构；
[0010]图1C图示了根据本公开实施例的另一个半导体器件结构；
[0011]图1D图示了根据本公开实施例的另外的半导体器件结构；
[0012]图2A至图2F描绘了根据本公开实施例的用于形成半导体插塞的示例性操作；
[0013]图3A至3C提供了半导体插塞结构的形成的仿真，从而图示了给出的实施例的优点；
[0014]图4图示了用于根据本公开各种实施例的半导体插塞组件的掺杂剂分布的仿真；以及
[0015]图5描绘了示例性处理流程。
具体实施方式
[0016]现在将在下文中参考附图更全面地描述给出的实施例，附图中示出了示例性实施例。实施例不应被解释为限于本文阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将其范围完全传达给本领域技术人员。在附图中，相同的附图标记始终表示相同的元件。
[0017]在以下描述和/或权利要求中，术语“在...上”、“上覆盖的(overlying)”、“部署在...上”和“在......上方”可以用在以下描述和权利要求中。“在...上”，“上覆盖的”、“部署在...上”和“在......上方”可以用于指示两个或更多个元件彼此直接物理接触。而且，术语“在......上”、“上覆盖的”、“部署在...上”和“在......上方”可以指两个或更多个元件彼此不直接接触。例如，“在...上方”可以指一个元件在另一个元件之上而不彼此接触并且可以在两个元件之间具有另外一个或多个元件。此外，术语“和/或”可以指“和”，它可以指“或”，它可以指“排他性的或”，它可以指“一个”，它可以指“一些，但不是全部”，它可以指“两者都不”，和/或它也可以指“两者都”，但是所要求保护的主题的范围在这方面没有限制。
[0018]给出的实施例一般而言涉及在诸如硅的半导体衬底中形成的半导体器件。各种实施例提供器件架构、性能和处理的改进，特别是对于基于在半导体衬底基底上形成的半导体层的半导体器件。如本文所使用的，术语“半导体器件”可以指诸如半导体二极管之类的单个器件，或者可以可替代地指包括不同器件的器件的组，其中器件的组可以位于诸如硅
晶片的同一个衬底内。半导体器件可以指例如布置在电路中的器件的集合。半导体器件还可以指包括形成为结隔离结构的半导体插塞的无源器件，或导电插塞。此外，术语“半导体器件结构”可以指例如布置在衬底内或衬底的一部分内的半导体器件或半导体器件的组。
[0019]在本文公开的实施例中，除非另有说明，否则“衬底”一般是指半导体衬底，诸如硅晶片。术语“衬底”可以包括由单晶硅形成的衬底基底，并且可以包括其它部件，诸如部署在衬底基底上的半导体层、氧化物、其它绝缘体区域、掺杂区域、金属接触区域、多晶特征件等等。术语“衬底”还可以仅指衬底的衬底基底部分，其中其它特征件可以部署在衬底基底上。
[0020]现在参考图1A，示出有根据本公开实施例的衬底100。衬底100包括衬底基底102，诸如单晶硅。衬底基底102可以掺杂有第一掺杂剂类型，诸如N型掺杂或P型掺杂。根据各种实施例，第一掺杂剂类型的掺杂水平可以在1E17/cm3至1E20/cm3的范围内。实施例不限于这个上下文。
[0021]衬底100还可以包括部署在衬底基底102上的半导体层104。如图所示，半导体层104在半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，包括：半导体插塞，包括：包括第一掺杂剂类型的衬底基底；半导体层，包括第二掺杂剂类型，所述半导体层部署在所述衬底上并且具有上表面；蚀刻到半导体层中的沟槽，所述沟槽具有小于半导体层的厚度的深度；以及扩散区域，从所述沟槽的一侧或多侧延伸到所述半导体层中；其中所述扩散区域从所述半导体层中的所述沟槽的底表面起延伸并且延伸到所述衬底基底中。2.根据权利要求1所述的半导体器件结构，其中所述半导体插塞包括第一掺杂剂类型，还包括：第一器件，部署在所述衬底的第一区域中，所述第一器件至少部分地部署在所述半导体层内；以及第二器件，部署在所述衬底的第二区域中，所述第二器件至少部分地部署在所述半导体层内；其中第一区域相对于第二区域横向移位，并且其中半导体插塞部署在第一器件和第二器件之间并且将第一器件与第二器件电隔离。3.根据权利要求1所述的半导体器件结构，其中半导体插塞包括第二掺杂剂类型；半导体层具有第一浓度的第二掺杂剂类型；半导体插塞具有第二浓度的第二掺杂剂类型；并且第二浓度大于第一浓度。4.根据权利要求1所述的半导体器件结构，其中所述半导体插塞还包括：填充材料，部署在沟槽内。5.根据权利要求4所述的半导体器件结构，其中填充材料是多晶硅或掺杂的硅。6.根据权利要求1所述的半导体器件结构，其中所述半导体插塞具有均匀的宽度。7.根据权利要求6所述的半导体器件结构，其中包括所述扩散区域的所述半导体插塞具有3μm至6μm的宽度。8.根据权利要求1所述的半导体器件结构，其中所述半导体插塞的一侧或多侧以80
°
至100
°
之间的角度从所述衬底基底的表面延伸。9.根据权利要求1所述的半导体器件结构，其中所述半导体层具有5μm至10μm的深度。10.根据权利要求1所述的半导体器件结构，其中所述半导体插塞包括第一半导体插塞，还包括：至少一个附加的半导体插塞，其与所述第一半导体插塞相邻以形成半导体插塞组件，其中所述半导体插塞组件包括第二掺杂剂类型。11.根据权利要求2所述的半导体器件结构，其中所述半导体插塞包括第一半导体插塞，所述第一半导体插塞包括第一掺杂剂类型并且形成在第一区域内，所述半导体器件结构还包括：第二半导体插塞，包括所述第二掺杂剂类型，其中：所述半导体层具有第一浓度的第二掺杂剂类型；
第二半导体插塞具有第二浓度的第二掺杂剂类型，第二浓度大于第一浓度，以及第二半导体插塞在第二区域内形成，第二...

【专利技术属性】
技术研发人员：沈明德，张庭芳，吕奎良，林文彬，
申请(专利权)人：力特保险丝公司，
类型：发明
国别省市：