本发明专利技术公开了一种深掺杂碳化硅耐压JFET结构及其制备方法，包括碳化硅衬底和碳化硅外延层；在碳化硅外延层上设有栅极填充区、源极注入区；在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布；栅极填充区上覆盖有栅金属电极，整个碳化硅外延层上方覆盖有源金属电极，整个碳化硅外延层背面覆盖有漏金属电极；碳化硅衬底、碳化硅外延层、源极注入区的掺杂类型均为第一导电类型；栅极填充区的掺杂类型为第二导电类型。本发明专利技术在保持碳化硅JFET低正向导通电阻前提下，提升其反向耐压水平，增强雪崩能力。增强雪崩能力。增强雪崩能力。
【技术实现步骤摘要】
一种深掺杂碳化硅耐压JFET结构及其制备方法
[0001]本专利技术涉及半导体
，具体涉及一种深掺杂碳化硅耐压JFET结构及其制备方法。
技术介绍
[0002]碳化硅材料相比于硅材料，具有独特的性能优势，可在更薄的外延厚度情况下拥有更高的掺杂浓度，以及具有更低的本征载流子浓度，因此具有优良的耐压特性、热导性。其中，碳化硅JFET器件可适用于多种运用场景。
[0003]然而，常规的碳化硅JFET器件，反向耐压能力的提升势必会增加正向导通电阻，增大导通损耗。
[0004]有鉴于此，特提出本申请。
技术实现思路
[0005]本专利技术所要解决的技术问题是常规的碳化硅JFET器件，存在反向耐压能力的提升势必会增加正向导通电阻，增大导通损耗等问题。本专利技术目的在于提供一种深掺杂碳化硅耐压JFET结构及其制备方法，相比于市面上常规的碳化硅JFET器件，本专利技术所设计的新型JFET结构，在保持碳化硅JFET低正向导通电阻前提下，提升碳化硅JFET的反向耐压水平，增强雪崩能力，还可以稳定阈值电压防止误开通。
[0006]本专利技术通过下述技术方案实现：第一方面，本专利技术提供了一种深掺杂碳化硅耐压JFET结构，该JFET结构包括碳化硅衬底和在碳化硅衬底上生长的碳化硅外延层；在碳化硅外延层上设有栅极填充区，在碳化硅外延层上还设有源极注入区；在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布；栅极填充区上覆盖有栅金属电极，整个碳化硅外延层上方覆盖有源金属电极，整个碳化硅外延层背面覆盖有漏金属电极；栅金属电极和源金属电极之间设置有绝缘层；碳化硅衬底、碳化硅外延层、源极注入区的掺杂类型均为第一导电类型；栅极填充区的掺杂类型为第二导电类型。
[0007]本专利技术中在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布。相比常规的碳化硅JFET器件，此种分布模式在保持碳化硅JFET低正向导通电阻前提下，提升碳化硅JFET的反向耐压水平；同时，有效改善电场分布，增强雪崩能力。
[0008]作为进一步地优选方案，栅极填充区由先挖槽后填充的制备方式得到。
[0009]作为进一步地优选方案，栅极填充区的注入深度为4um
‑
10um。
[0010]作为进一步地优选方案，栅极填充区的形状为倒梯形。
[0011]以上技术方案，考虑到常规的碳化硅JFET器件在碳化硅材料中通过离子注入的手段实现深掺杂较为困难，通常最大注入深度在1.5um以内；本专利技术对栅极填充区通过先挖槽再填充的手段可以实现较深的掺杂，且最大注入深度达到4um
‑
10um。另外，栅极填充区在挖槽时沟槽形状设置为倒梯形，有助于后续的掺杂材料填充，会使得填充材料分布更为均匀，避免在填充过程中由于填充材料的堆积造成较多空洞缺陷。
[0012]作为进一步地优选方案，第一导电类型为N型，第二导电类型为P型。
[0013]作为进一步地优选方案，第一导电类型为P型，第二导电类型为N型。
[0014]第二方面，本专利技术又提供了一种深掺杂碳化硅耐压JFET结构的制备方法，包括以下步骤：步骤1，在碳化硅衬底上外延生长形成碳化硅外延层；步骤2，在碳化硅外延层上表面，基于光罩MASK1，通过薄膜沉积、光刻和刻蚀，形成第一图形化掩膜层，再通过离子注入形成源极注入区，离子注入后去除第一图形化掩膜层；步骤3，基于光罩MASK2，再次通过薄膜沉积、光刻和刻蚀，在碳化硅外延层上形成新的较厚的第二图形化掩膜层，再通过刻蚀形成沟槽，沟槽形成后去除第二图形化掩膜层；步骤4，对沟槽进行掺杂材料填充，填充后形成栅极填充区，之后进行1700
‑
1900℃的高温离子激活；步骤5，基于光罩MASK3，在碳化硅外延层正面通过金属淀积形成栅金属电极，之后形成绝缘层的沉积；并基于光罩MASK4开窗，欧姆接触形成源金属电极，最后统一进行1000℃的RTA快速退火处理，得到整体JFET结构；步骤6，对整体JFET结构正面贴膜后，对碳化硅衬底进行减薄，最后在碳化硅衬底背面通过激光退火形成漏金属电极。
[0015]作为进一步地优选方案，光罩MASK1为注入遮蔽层，遮蔽挡住其它区域，从而形成特定形状的源极注入区；光罩MASK2为刻蚀遮蔽层，保证其它结构的完整性，仅对暴露区域进行刻蚀形成沟槽；光罩MASK3为刻蚀开窗层，通过该光罩MASK3刻蚀掉多余的栅金属，形成特定形状的栅金属电极；光罩MASK4为刻蚀开窗层，将需要刻蚀去除的区域暴露出来，再进行金属沉积，实现源金属电极与碳化硅外延层的相连。
[0016]作为进一步地优选方案，沟槽的形状为倒梯形，沟槽的注入深度为4um
‑
10um；第二图形化掩膜层的厚度大于第一图形化掩膜层的厚度。
[0017]作为进一步地优选方案，步骤2中通过离子注入形成源极注入区，包括：通过氮（N）或磷（P）离子注入形成N型源极注入区，掺杂浓度为1
×
10
18
cm
‑3～1
×
10
20
cm
‑3；或相对应地，通过铝或硼离子注入形成P型源极注入区，掺杂浓度为1
×
10
18
cm
‑3～1
×
10
20
cm
‑3。
[0018]步骤4中对沟槽进行掺杂材料填充，其中，掺杂材料为铝（Al）或硼（B）掺杂过的碳化硅材料，掺杂浓度为1
×
10
18
cm
‑3～1
×
10
19
cm
‑3；或相对应地，掺杂材料为氮或磷掺杂过的碳化硅材料，掺杂浓度为1
×
10
18
cm
‑3～1
×
10
19
cm
‑3。
[0019]本专利技术与现有技术相比，具有如下的优点和有益效果：
1、本专利技术一种深掺杂碳化硅耐压JFET结构及其制备方法，本专利技术中在该JFET结构的Y轴方向上，源极注入区与栅极填充区间断交替分布；在该JFET结构的X轴方向上，源极注入区与碳化硅外延层间断交替分布或源极注入区与栅极填充区间断交替分布。相比常规的碳化硅JFET器件，此种分布模式在保持碳化硅JFET低正向导通电阻前提下，提升碳化硅JFET的反向耐压水平；同时，有效改善电场分布，增强雪崩能力，还可以稳定阈值电压防止误开通。
[0020]2、本专利技术一种深掺杂碳化硅耐压JFET结构及其制备方法，对栅极填充区通过先挖槽再填充的手段可以实现较深的掺杂，且最大注入深度达到4um
‑
10um。另外，栅极填充区在挖槽时沟槽形状设置为倒梯形，有本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种深掺杂碳化硅耐压JFET结构，该JFET结构包括碳化硅衬底（101）和在碳化硅衬底（101）上生长的碳化硅外延层（102）；其特征在于，在所述碳化硅外延层（102）上设有栅极填充区（103），在所述碳化硅外延层（102）上还设有源极注入区（104）；在该JFET结构的Y轴方向上，所述源极注入区（104）与栅极填充区（103）间断交替分布；在该JFET结构的X轴方向上，所述源极注入区（104）与碳化硅外延层（102）间断交替分布或所述源极注入区（104）与栅极填充区（103）间断交替分布；所述栅极填充区（103）上覆盖有栅金属电极（105），整个所述碳化硅外延层（102）上方覆盖有源金属电极（107），整个所述碳化硅外延层（102）背面覆盖有漏金属电极（108）；所述栅金属电极（105）和源金属电极（107）之间设置有绝缘层（106）；所述碳化硅衬底（101）、碳化硅外延层（102）、源极注入区（104）的掺杂类型均为第一导电类型；所述栅极填充区（103）的掺杂类型为第二导电类型。2.根据权利要求1所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述栅极填充区（103）由先挖槽后填充的制备方式得到。3.根据权利要求2所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述栅极填充区（103）的注入深度为4um
‑
10um。4.根据权利要求2所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述栅极填充区（103）的形状为倒梯形。5.根据权利要求1所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。6.根据权利要求1所述的一种深掺杂碳化硅耐压JFET结构，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。7.如权利要求1至6中任一所述的一种深掺杂碳化硅耐压JFET结构的制备方法，其特征在于，包括以下步骤：步骤1，在碳化硅衬底（101）上外延生长形成碳化硅外延层（102）；步骤2，在碳化硅外延层（102）上表面，基于光罩MASK1，通过薄膜沉积、光刻和刻蚀，形成第一图形化掩膜层，再通过离子注入形成源极注入区（104），离子注入后去除所述第一图形化掩膜层；步骤3，基于光罩MASK2，再次通过薄膜沉积、光刻和刻蚀，在碳化硅外延层（102）上形成第二图形化掩膜层，再通过刻蚀形成沟槽（109），沟槽（109）形成后去除所述第二图形化掩膜层；步骤4，对沟槽（109）进行掺杂材料填充，填充后形成栅极填充区（103），之后进...
【专利技术属性】
技术研发人员：张梓豪，
申请(专利权)人：成都功成半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。