本发明专利技术公开了一种常开型GaN HEMT功率器件，属于半导体技术领域，器件包括从下至上依次连接的第三衬底、第二中间层、缓冲层、GaN层和AlGaN层；所述AlGaN层上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层中；所述GaN层中设置有空腔，所述空腔的下端延伸至所述缓冲层中，所述空腔的上端位于源极和漏极的沟道下方，所述AlGaN层上外延有p型GaN，所述栅极位于所述p型GaN上。本发明专利技术通过在GaN层形成空腔，一方面减少了沟道下方GaN层的厚度，减少了漏电通道，减少漏电，另一方面，使得AlGaN/GaN界面二维电子气密度增加，提高器件性能，同时实现常开型型器件。同时实现常开型型器件。同时实现常开型型器件。
【技术实现步骤摘要】
一种常开型GaN HEMT功率器件
[0001]本专利技术涉及半导体
，尤其涉及一种常开型GaN HEMT功率器件。
技术介绍
[0002]传统GaN HEMT器件需要在硅衬底上生长AlGaN/GaN材料，然后制造HEMT器件，影响GaN HEMT器件的两个因素是AlGaN层呈现张应变以及GaN层的漏电，其中GaN HEMT器件的工作核心原理是AlGaN层呈现张应变，具有自发极化和压电极化两种极化效应，而GaN层则只有自发极化效应，因为极化效应的差距，AlGaN/GaN界面处产生感生二维电子气，二维电子气的浓度决定了器件的导电性能，因此增加AlGaN层的张应变有利于增加二维电子气的浓度，有利于提高器件性能。此外，在硅衬底上生长AlGaN/GaN时，因为晶格失配和热失配问题，在生长完成后，GaN层承受巨大的张应力，使得AlGaN/GaN层中产生大量位错，这些位错会导致功率器件漏电增加，严重影响器件性能。
技术实现思路
[0003]本专利技术的目的在于克服现有GaN HEMT器件在AlGaN/GaN界面处产生感生二维电子气浓度不足以及漏电的问题，提供了一种常开型GaN HEMT功率器件。
[0004]本专利技术的目的是通过以下技术方案来实现的：
[0005]在一个方案中，提供一种常开型GaN HEMT功率器件，包括从下至上依次连接的第三衬底、第二中间层、缓冲层、GaN层和AlGaN层；所述AlGaN层上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层中；所述GaN层中设置有空腔，所述空腔的下端延伸至所述缓冲层中，所述空腔的上端位于源极和漏极的沟道下方。
[0006]作为一优选项，一种常开型GaN HEMT功率器件，所述空腔上方的GaN层厚度为0.2um
‑
1um。
[0007]作为一优选项，一种常开型GaN HEMT功率器件，所述第三衬底为硅衬底或SOI晶片。
[0008]作为一优选项，一种常开型GaN HEMT功率器件，所述AlGaN层上外延有p型GaN，所述栅极位于所述p型GaN上。
[0009]作为一优选项，一种常开型GaN HEMT功率器件，所述AlGaN层上连接有一个增强型硅MOSFET器件。
[0010]在另一个方案中，提供一种常开型GaN HEMT功率器件的制备方法，所述方法包括以下步骤：
[0011]S1、在第一衬底上依次外延缓冲层、GaN层和AlGaN层；
[0012]S2、在所述AlGaN层上旋涂或沉积第一中间层，并在所述第一中间层上键合第二衬底；
[0013]S3、研磨加选择性刻蚀去掉所述第一衬底漏出所述缓冲层，在所述缓冲层上旋涂光刻胶并开窗口；
[0014]S4、依次刻蚀所述缓冲层、GaN层形成刻蚀槽，其中刻蚀槽延伸至所述GaN层内部后停止刻蚀并去除所述光刻胶；
[0015]S5、在所述缓冲层上键合旋涂或沉积有第二中间层的第三衬底，并让所述第二中间层盖住所述刻蚀槽，形成空腔；
[0016]S6、去掉所述第一中间层和第二衬底，并在所述AlGaN层上制造源极、漏极和栅极，得到GaN HEMT功率器件。
[0017]作为一优选项，一种常开型GaN HEMT功率器件的制备方法，所述第一衬底、第二衬底和第三衬底均选用硅衬底。
[0018]作为一优选项，一种常开型GaN HEMT功率器件的制备方法，在所述步骤S6中，将所述源极和漏极的沟道设于所述空腔的上端。
[0019]作为一优选项，一种常开型GaN HEMT功率器件的制备方法，所述方法还包括：
[0020]在所述AlGaN层上外延有p型GaN，在p型GaN上形成栅极。
[0021]作为一优选项，一种常开型GaN HEMT功率器件的制备方法，所述方法还包括：
[0022]在AlGaN层上连接有一个增强型硅MOSFET器件。
[0023]需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
[0024]与现有技术相比，本专利技术有益效果是：
[0025]本专利技术通过在GaN层中设置空腔，将空腔的下端延伸至所述缓冲层中，空腔的上端位于源极和漏极的沟道下方，空腔的形成导致应力重新分布，相应空腔上方区域晶格被进一步拉伸，AlGaN层压电极化增加明显，使得AlGaN/GaN界面二维电子气密度增加；同时，在源极和漏极的沟道下方形成空腔，显著减少了GaN层厚度，减少了漏电通道，有利于减少漏电，大大提升了器件的性能。
附图说明
[0026]图1为本专利技术示出的一种常开型GaN HEMT功率器件的结构图；
[0027]图2为本专利技术示出的在GaN HEMT功率器件上外延有p型GaN的结构示意图；
[0028]图3为本专利技术示出的在GaN HEMT功率器件上外延增强型硅MOSFET器件的结构示意图；
[0029]图4为本专利技术示出的基于图3在SOI衬底上外延AlGaN/GaN层的结构示意图；
[0030]图5为本专利技术示出的基于图3的另一种常开型GaN HEMT功率器件示意图；
[0031]图6为本专利技术示出的在第一衬底8上依次外延缓冲层3、GaN层4和AlGaN层5的示意图；
[0032]图7为本专利技术示出的在所述AlGaN层5上旋涂或沉积第一中间层9，并在所述第一中间层9上键合第二衬底10的示意图；
[0033]图8为本专利技术示出的依次刻蚀所述缓冲层3、GaN层4形成刻蚀槽的示意图；
[0034]图9为本专利技术示出的形成空腔6的示意图。
[0035]图中标号说明：1、第三衬底；2、第二中间层；3、缓冲层；4、GaN层；5、AlGaN层；6、空腔；7、p型GaN；8、第一衬底；9、第一中间层；10、第二衬底。
具体实施方式
[0036]下面结合附图对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0037]在本专利技术的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0038]此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0039]本专利技术主要通过在GaN层中设置空腔，使得AlGaN层压电极化增加明显，使得AlGaN/GaN界面二维电子气密度增加，减少漏电通道，达到提升器件性能的目的。
[0040]实本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种常开型GaN HEMT功率器件，其特征在于，包括从下至上依次连接的第三衬底(1)、第二中间层(2)、缓冲层(3)、GaN层(4)和AlGaN层(5)；所述AlGaN层(5)上设置有源极、漏极和栅极，其中，所述源极、漏极均延伸连接至所述GaN层(4)中；所述GaN层(4)中设置有空腔(6)，所述空腔(6)的下端延伸至所述缓冲层(3)中，所述空腔(6)的上端位于源极和漏极的沟道下方；所述GaN HEMT功率器件的制备方法包括以下步骤：S1、在第一衬底(8)上依次外延缓冲层(3)、GaN层(4)和AlGaN层(5)；S2、在所述AlGaN层(5)上旋涂或沉积第一中间层(9)，并在所述第一中间层(9)上键合第二衬底(10)；S3、研磨加选择性刻蚀去掉所述第一衬底(8)漏出所述缓冲层(3)，在所述缓冲层(3)上旋涂光刻胶并开窗口；S4、依次刻蚀所述缓冲层(3)、GaN层(4)形成刻蚀槽，其中，刻蚀槽延伸至所述GaN层(4)内部后停止刻蚀并去除所述光刻胶；S5、在所述缓冲层...
【专利技术属性】
技术研发人员：王中健，曹远迎，
申请(专利权)人：成都功成半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。