一种碳化硅U槽VDMOSFET结构制造技术

本发明专利技术公开一种碳化硅U槽VDMOSFET结构，包括至少两个相邻并联的U槽VDMOSFET元胞，其特征在于，所述U槽VDMOSFET元胞内刻蚀有一U槽，所述U槽VDMOSFET元胞包括碳化硅外延(D极)、离子刻蚀在所述碳化硅外延(D极)表面的Pwell区以及离子刻蚀在所述Pwell区表面的N

【技术实现步骤摘要】
一种碳化硅U槽VDMOSFET结构


[0001]本专利技术涉及大功率器件的MOSFET结构
，具体涉及一种碳化硅U槽VDMOSFET结构。

技术介绍

[0002]MOSFET器件在大功率分立器件领域应用广泛，当前功率器件行业内多数应用的MOSFET结构为VDMOSFET和UMOSFET两种。由于刻蚀难度大，难以保证U槽两侧平行，容易形成sub
‑
trench等原因，很多功率器件厂商不得不放弃对UMOSFET产品的开发，将研发精力投入到VDMOSFET研发优化上。
[0003]VDMOSFET的研发主要分两个方向：1.器件性能的优化(迁移率、可靠性、损耗及电学特性等)；2.器件尺寸的缩减。(如图1和2所示)
[0004]器件尺寸的缩减主要体现在单个元胞尺寸的缩减，主要与工艺材料的特性、质量等因素有关，也与光刻机的能力及器件结构设计有关。(器件单个元胞尺寸标注如图3所示)
[0005]单个元胞尺寸的缩减，主要与各膜层材料特性有关。器件设计端主要考虑的问题在于如何减少L9。减少L9的主要途径在于L1与L5尺寸的减小。目前国际市场上的碳化硅VDMOSFET器件L1尺寸基本都维持在2um左右，这主要因为当前器件采用了JFET区(L1)注入技术，增加了JFET区载流子浓度，从而缩减了L1，但由于过高的JFET区浓度会使器件击穿电压降低，所以L1的尺寸基本趋于稳定。同理，由于器件Pwell区受L2、L3、L4的限制，而L2、L3、L4又受L6、L7、L8的限制，L6、L7、L8受材料特性及光刻尺寸的限制，导致器件的元胞尺寸很难进一步减小。U槽MOSFET结构的专利技术，大大缩减了单个元胞尺寸，但其对刻蚀要求过于严苛，且经常出现各种缺陷，让各大厂家望而却步。
[0006]在材料特性被设计者应用到极限程度后，如何进一步缩小器件尺寸，成为行业内开发者需要面临的新的难题。
[0007]当前结构设计中，有用到V槽方法设计碳化硅V槽VDMOSFET结构。(如图4所示)
[0008]相较于传统结构，V槽VDMOSFET结构在P+注入区(图中L4处)刻蚀形成V槽。传统VDMOSFET受限于L4不能继续减小，因为金属层(L8所在层)必须要与N
‑
SOURCE区(L3所在层)和P+区(L4所在层)同时形成欧姆接触，以便形成器件源区与Pwell区的短接，这要求L4即便达到光刻极限线宽之后，依然必须保证L8
‑
L4>0。V槽VDMOSFET结构由于V槽的出现，将N
‑
SOURCE区纵向挖穿，可以使金属在V槽内与Pwell及N
‑
SOURCE同时形成欧姆接触。
[0009]V槽VDMOSFET结构可以使得L8＝L4，从而减小L3，减小L5，使整个元胞尺寸L9进一步减小。但是，V槽VDMOSFET结构具有一个新的突出问题点——V槽底端与Pwell底端距离问题。
[0010]V槽底端非常尖锐，极易引起电场集中效应，这要求Pwell底部与其必须有一定距离来抵消及屏蔽这种电场集中。
[0011]同时，虽然通用的教科书中有关于V槽的刻蚀方法，但在实际生产中，V槽的刻蚀难度依然不少。

技术实现思路

[0012]有鉴于此，本专利技术的目的在于提供一种碳化硅U槽VDMOSFET结构，以解决V槽碳化硅VDMOSFET结构虽能减少元胞尺寸进而减小器件尺寸，但是由于V槽的在实际生产中刻蚀难度还是不少，以及V槽底端非常尖锐，极易引起电场集中效应，这要求Pwell底部与其必须有一定距离来抵消及屏蔽这种电场集中，从而通过专利技术新结构U槽碳化硅VDMOSFET结构来实现解决这些问题。
[0013]为解决以上技术问题，一方面本专利技术提供一种碳化硅U槽VDMOSFET结构，包括至少两个相邻并联的U槽VDMOSFET元胞，所述U槽VDMOSFET元胞内刻蚀有一U槽，所述U槽VDMOSFET元胞包括碳化硅外延(D极)、离子刻蚀在所述碳化硅外延(D极)表面的Pwell区以及离子刻蚀在所述Pwell区表面的N
‑
SOURCE区，所述U槽开口向上并贯穿所述N
‑
SOURCE区，所述U槽内淀积有S极金属，使得S极金属依然能够与N
‑
SOURCE区及Pwell区同时形成欧姆接触。
[0014]作为一些实施例中优选地方案，所述U槽底部形状可为弧形底状或矩形底状或梯形底状或不规则角沟槽底状。
[0015]作为一些实施例中优选地方案，所述U槽两侧壁平行或非平行或不规则曲线状。
[0016]作为一些实施例中优选地方案，所述U槽位于所述N
‑
SOURCE区和Pwell区的中部。
[0017]作为一些实施例中优选地方案，所述U槽开口延伸至所述N
‑
SOURCE区上侧。
[0018]作为一些实施例中优选地方案，所述U槽边缘与所述N
‑
SOURCE区和所述Pwell区的碳化硅基地之间形成有圆润的合金层。
[0019]作为一些实施例中优选地方案，所述U槽VDMOSFET元胞还具有JFET区，所述JFET区位于相邻两个所述Pwell区之间，还具有多晶硅(G极)以及上、下、左、右四面包覆在所述多晶硅(G极)外侧的氧化层，所述多晶硅(G极)至少部分位于所述Pwell区上方；还具有淀积在所述氧化层上侧的S极金属。
[0020]另一方面，本专利技术还制备提供上述任一项所述的碳化硅U槽VDMOSFET结构的工艺方法，包括方法1，所述方法1如下步骤：
[0021]S1:按照正常VDMOSFET器件制造VDMOSFET器件的注入区，在碳化硅基底上形成基本注入形貌；
[0022]S2：涂光刻胶，光刻，光刻胶将待刻蚀U槽以外区域遮挡，进行精准定位U槽刻蚀；
[0023]S3：刻蚀形成U槽，其中刻蚀的U槽将N
‑
SOURCE区刻穿，去除光刻胶；
[0024]S4：淀积栅氧层；淀积多晶硅，涂光刻胶，光刻，刻蚀多晶硅，刻蚀形成MOS结构，并将源极区露出，去除光刻胶；
[0025]S5：淀积氧化层，涂光刻胶，将U槽以外区域遮挡，刻蚀氧化层，去除光刻胶；S6：淀积欧姆接触金属并退火，继续后续工艺至器件制作完成；
[0026]作为一些实施例中优选地方案，还可以采用方法2，所述方法2包括如下步骤：
[0027]S1:按照正规工艺流程制造VDMOSFEET，流片至隔离氧化层淀积后；
[0028]S2:涂光刻胶，将待刻蚀U槽以外区域遮挡，刻蚀氧化层；
[0029]S3:刻蚀形成U槽，其中刻蚀的U槽将N
‑
SOURCE区刻穿，去除光刻胶；
[0030]S4:淀积欧姆接触金属并退火，继续完成后续工艺至器件完成。
[0031]作为一些实施例中优选地方案，所述基本注入形貌为包括离子刻蚀形成的等距分
布在所述碳化硅基底上的Pw本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅U槽VDMOSFET结构，包括至少两个相邻并联的U槽VDMOSFET元胞，其特征在于，所述U槽VDMOSFET元胞内刻蚀有一U槽，所述U槽VDMOSFET元胞包括碳化硅外延(D极)、离子刻蚀在所述碳化硅外延(D极)表面的Pwell区以及离子刻蚀在所述Pwell区表面的N
‑
SOURCE区，所述U槽开口向上并贯穿所述N
‑
SOURCE区，所述U槽内淀积有S极金属，使得S极金属依然能够与N
‑
SOURCE区及Pwell区同时形成欧姆接触。2.根据权利要求1所述的一种碳化硅U槽VDMOSFET结构，其特征在于，所述U槽底部形状可为弧形底状或矩形底状或梯形底状或不规则角沟槽底状。3.根据权利要求1所述的一种碳化硅U槽VDMOSFET结构，其特征在于，所述U槽两侧壁平行或非平行或不规则曲线状。4.根据权利要求1所述的一种碳化硅U槽VDMOSFET结构，其特征在于，所述U槽位于所述N
‑
SOURCE区和Pwell区的中部。5.根据权利要求1所述的一种碳化硅U槽VDMOSFET结构，其特征在于，所述U槽开口延伸至所述N
‑
SOURCE区上侧。6.根据权利要求1所述的一种碳化硅U槽VDMOSFET结构，其特征在于，所述U槽边缘与所述N
‑
SOURCE区和所述Pwell区的碳化硅基地之间形成有圆润的合金层。7.根据权利要求1所述的一种碳化硅U槽VDMOSFET结构，其特征在于，所述U槽VDMOSFET元胞还具有JFET区，所述JFET...

【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：杭州谱析光晶半导体科技有限公司，
类型：发明
国别省市：