【技术实现步骤摘要】
本专利技术涉及sic vdmosfet结构改进，具体涉及jfet区源极接触的抑制电压过冲的埋沟u槽屏蔽型sic vdmosfet结构。
技术介绍
1、sic mosfet器件具有高频低损耗的显著优势，在电动汽车、光伏逆变器和充电桩等领域有十分广泛的应用。然而，sic mosfet极快的开关速度使得器件在开通和关断过程中极易产生电压过冲的问题，电压过冲问题主要体现在两个方面：
2、1.栅源电压过冲：栅源电压过冲问问题极易导致sic mos栅氧承受极高的电压应力，长期使用过程中易出现栅氧性能退化甚至栅极损坏的现象。为了抑制开关过程中栅源电压过冲的问题，通常采用增大栅极驱动电阻以降低开关速度和在栅源电极之间外接稳压二极管等方法。增大栅极驱动电阻虽然有效缓解了开关过程中的电压过冲问题，但较长的开关时间不仅增大了开关损耗，而且无法充分发挥出sic mosfet高速开关的性能优势。同样地，在栅源电极之间外接稳压二极管会增大栅源之间的电容，降低sic mosfet的开关速度。此外，由于外接稳压二极管通常为型号固定的商用器件，其稳压性能、寄...
【技术保护点】
1.JFET区源极接触的抑制电压过冲的埋沟U槽屏蔽型SiC VDMOSFET结构，包括碳化硅外延层，所述碳化硅外延层顶部通过离子注入形成为呈井状P型半导体区的P阱，所述P阱等距排布在所述碳化硅外延层上，相邻所述P阱之间形成为JFET区，所述P阱顶部中部通过离子注入形成为呈井状N型半导体区的N阱，其特征在于，所述N阱顶部通过与所述P阱相同的极高浓度的离子注入形成为呈井状P型半导体区的P+2，所述P+2中部开凿有埋沟2，所述N阱上开凿有与所述埋沟2连通的埋沟1，所述埋沟1下部连通有U槽，所述U槽贯穿所述N阱并深入至所述P阱内，所述碳化硅外延层上淀积有连续一体的多晶硅栅极，...
【技术特征摘要】
1.jfet区源极接触的抑制电压过冲的埋沟u槽屏蔽型sic vdmosfet结构，包括碳化硅外延层，所述碳化硅外延层顶部通过离子注入形成为呈井状p型半导体区的p阱，所述p阱等距排布在所述碳化硅外延层上，相邻所述p阱之间形成为jfet区，所述p阱顶部中部通过离子注入形成为呈井状n型半导体区的n阱，其特征在于，所述n阱顶部通过与所述p阱相同的极高浓度的离子注入形成为呈井状p型半导体区的p+2，所述p+2中部开凿有埋沟2，所述n阱上开凿有与所述埋沟2连通的埋沟1，所述埋沟1下部连通有u槽，所述u槽贯穿所述n阱并深入至所述p阱内，所述碳化硅外延层上淀积有连续一体的多晶硅栅极，使得sic vdmosfet结构的元胞之间的栅极合并省略侧面的横向介质层，所述多晶硅栅下端具有淀积入所述埋沟2内与所述p+2的欧姆接触的阶梯段，使得形成栅极侧的p+2/polysi异质结二极管，所述u槽内淀积有金属的源极，所述埋沟1内淀积有隔绝所述多晶硅栅极和所述源极的介质层1，所述源极与所述n阱和所述p阱同时接触，以形成源区的欧姆短接，还形成源极侧的n/p+2结二极管，使得sic vdmosfet结构中形成具有栅源之间纵向的n/p+2/polysi背靠背二极管；所述jfet区的横截面呈柱型轮廓，所述柱型轮廓至少具有一粗径段和一细径段以形成屏蔽结构，所述粗径段与所述mos元胞的栅氧层接触；所述多晶硅栅极位于所述jfet区上的位置被打断以形成两段的所述多晶硅栅极，所述源极通过两段的所述多晶硅栅极与所述jfet区直接接触以形成肖特基结。
2.根据权利要求1所述的jfet区源极接触的抑制电压过冲的埋沟u槽屏蔽型sicvdmosfet结构，其特征在于，所述粗径段和所述细径段自上而下布置并依次连通，所述jfet区的粗径段和细径段对应的离子浓度相同并且为高浓度。
3.根据权利要求1所述的jfet区源极接触的抑制电压过冲的埋沟u槽屏蔽型sicvdmosfet结构，其特征在于，所述粗径段与所述细径段的直径呈等差数值，和/或，所述粗径段与所述细径段的直径呈非等差数值。
4.根据权利要求1所述的jfet区源极接触的抑制电压过冲的埋沟u槽屏蔽型s...
【专利技术属性】
技术研发人员：许一力，
申请(专利权)人：杭州谱析光晶半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。