温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开JFET区源极接触的抑制电压过冲的埋沟U槽屏蔽型SiC VDMOSFET结构，包括碳化硅外延层具有埋沟式U槽并在栅源之间纵向的N/P+2/polySi背靠背二极管和JFET区上方形成肖特基接触，实现钳位稳压的作用，同时将元胞的P阱...
该专利属于杭州谱析光晶半导体科技有限公司所有，仅供学习研究参考，未经过杭州谱析光晶半导体科技有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。