半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法。该半导体装置包括：第一导电类型半导体基体；第一导电类型台柱区域；第二导电类型台柱区域；元件区域和终止区域，提供在第一和第二导电类型台柱区域中，在该元件区域中形成晶体管，而在该终止区域中不形成晶体管；本体区域；栅绝缘膜；栅极电极；源区域；本体电位提取区域，其中空隙形成在该终止区域的第二导电类型台柱区域中。

【技术实现步骤摘要】

本专利技术涉及用作功率开关元件的半导体装置，特别是，涉及具有超级结结构 (super junction structure)的。
技术介绍
近年来，对于减小例如液晶电视、等离子电视和有机EL(电致发光)电视的电子设 备的厚度和重量的需求已经增加。这已经导致对功率设备减小尺寸和较高性能的更大需 求。结果，人们进行了大量的努力以改善功率半导体元件尤其是垂直MOSFET(金属氧化物 半导体场效晶体管)的性能。这样的性能改善包括更高的耐压、更大的电流处理能力、更低 的损耗、更高的速度和更高的击穿电阻。垂直MOSFET的ON电阻和耐压主要取决于其导电层(即MOSFET的第一导电类型区 域，如η型半导体区域)的杂质浓度。必须增加导电层的杂质浓度来减少ON电阻。然而， 杂质浓度不能被增加到给定水平之外以实现所希望的耐压。就是说，对于垂直MOSFET，ON 电阻和耐压互为折衷的关系。一种已知的对此进行改善的方案是所谓的超级结结构，其中，在需要耐压的区域 中，诸如P型的第二导电类型的半导体区域和诸如η型的第一导电类型的半导体区域交替 设置，或者设置为条形图案。在具有超级结结构的垂直MOSFET处于ON时，电流流经第一导 电类型导电层。在MOSFET处于OFF时，第二导电类型半导体区域和第一导电类型导电层的 N区域变为完全耗尽。因此，超级结结构提供了所需的耐压。例如，已知下面的三种方法用于制造超级结结构(1)通过离子注入将η-和ρ-型杂质单独引入Si外延层，并且多次堆叠一个外延 结构在另一个上。(2)在厚外延层中形成沟槽，并且通过扩散或其它方法在该沟槽的侧表面上提供 杂质层，以在该沟槽中埋入绝缘或非导电物质。(3)在厚外延层中形成沟槽，并且用包含杂质的硅外延层填充该沟槽。第三种方法能通过少量的工艺步骤提供高集成度的超级结结构。例如，已经提出 了通过将新概念引入晶片的晶向和形成超级结结构的方法形成超级结区域(例如，参见日 本专利申请延迟公开No. 2007-173734)。
技术实现思路
然而，上面第三种方法具有亟待解决的问题。这些问题包括在沟槽中外延生长期 间适当防止空隙产生的制造条件和控制掺杂杂质量。具体地讲，在沟槽形成期间显现的晶 向可能导致外延生长速度和杂质浓度上的差别。因此，重要的是不仅控制晶向，而且防止在 外延生长期间产生空隙，从而发现生产条件。根据前述，对本专利技术的需求是提供使空隙对晶体管特性的影响最小且提供高耐压 和极好本体二极管恢复特性的。本专利技术实施例的半导体装置包括在第一导电类型半导体基体上的第一导电类型 台柱区域和第二导电类型台柱区域。第一导电类型台柱区域包括整体形成为覆盖第一导电 类型半导体基体的整个表面的第一导电类型半导体区域。另一方面，第二导电类型台柱区 域包括第二导电类型半导体区域，该第二导电类型半导体区域周期地设置在大致平行于第 一导电类型半导体基体的主表面的方向上，并且在与第一导电类型台柱区域大致相同的方 向上设置为条形图案。此外，元件区域和终止区域提供在该第一和第二导电类型台柱区域中。晶体管形 成在元件区域中。没有晶体管形成在终止区域中。晶体管在元件区域中的本体区域形成在第一导电类型台柱区域的表面上，并且与 第二导电类型台柱区域接触。本体区域包括第二导电类型半导体区域。此外，栅绝缘膜形 成在第一导电类型台柱区域和本体区域上。栅极电极以横跨本体区域的部分和第一导电类 型台柱区域表面的部分的方式形成在栅绝缘膜上。在栅极电极端部的本体区域的表面上， 提供源区域和本体电位提取区域。源区域包括第一导电类型半导体区域。本体电位提取区 域包括第二导电类型杂质扩散层。此外，空隙形成在终止区域的第二导电类型台柱区域中。此外，本专利技术实施例的半导体装置制造方法包括在第一导电类型半导体基体的 主表面上外延生长第一导电类型半导体层的步骤，以及在该外延生长的第一导电类型半导 体层的表面上形成氧化膜的步骤。半导体装置制造方法还包括在氧化膜上形成抗蚀剂层 的步骤，在抗蚀剂层中形成抗蚀剂图案的步骤，该抗蚀剂图案具有周期地设置在大致平行 于半导体基体主表面的方向上的开口部分，以及通过采用抗蚀剂图案作为掩模去除氧化膜 的步骤。半导体装置制造方法还包括在去除抗蚀剂图案后，通过采用氧化膜作为掩模去除 外延生长的第一导电类型半导体层而形成沟槽的步骤，以及去除在沟槽形成期间用作掩模 的氧化膜的步骤。半导体装置制造方法还包括用第二导电类型半导体层填充沟槽的步骤，以形成第 一和第二导电类型台柱区域，使得该第一和第二导电类型台柱区域周期地设置在大致平行 于半导体基体的主表面的方向上。半导体装置制造方法还包括在元件区域中的第一和第二导电类型台柱区域的表 面上形成栅绝缘膜的步骤，以及在绝缘膜上形成栅极电极的步骤。半导体装置制造方法还 包括在外延生长的第一导电类型半导体层上形成第二导电类型本体区域的步骤，在本体区 域上形成第一导电类型源区域的步骤，以及在本体区域上形成第二导电类型本体电位提取 区域的步骤。在本专利技术实施例的半导体装置和由本专利技术实施例的半导体装置制造方法制造的 半导体装置中，空隙形成在没有形成晶体管的终止区域的每个第二导电类型台柱区域中。 在终止区域的第二导电类型台柱区域中形成空隙提供了本体二极管更快的反向恢复特性。 空隙用作反向恢复期间的复合中心，因此缩短了空穴电流(少数载流子)的寿命。这提供 了本体二极管的较短反向恢复特性，因此有助于改善雪崩电阻。本专利技术的实施例提供的半导体装置提供耐高电压和极好的本体二极管恢复特性。 附图说明图1是用于描述根据本专利技术第一实施例的半导体装置构造的示意性构造图2是图解图1所示半导体装置的超级结结构的示意图；图3是图解图2所示半导体装置的超级结结构中在元件区域和终止区域之间的边 界及其附近区域的放大图的示意性构造图；图4是图解根据本专利技术第二实施例的半导体装置的超级结结构的示意图；图5是图解图4所示半导体装置的超级结结构中在元件区域和终止区域之间的边 界及其附近区域的放大图的示意性构造图；图6是图解根据本专利技术第三实施例的半导体装置的超级结结构的示意图；图7是图解图6所示半导体装置的超级结结构中在元件区域和终止区域之间的边 界及其附近区域的放大图的示意性构造图；图8是图解根据本专利技术第四实施例的半导体装置的超级结结构的示意图；图9是图解图8所示半导体装置的超级结结构中在元件区域和终止区域之间的边 界及其附近区域的放大图的示意性构造图；图IOA至IOC是图解根据本专利技术其它实施例的半导体装置的超级结结构的示意 图；图IlA至IlC是用于描述根据本专利技术实施例的半导体装置制造方法的示意图；图12A至12C是用于描述根据本专利技术实施例的半导体装置制造方法的示意图；以 及图13A至13C是用于描述根据本专利技术实施例的半导体装置制造方法的示意图。 具体实施例方式尽管下面将描述执行本专利技术的优选实施方式，但是本专利技术不限于这些优选实施方 式。应当注意的是，将以下面的顺序给出描述1.半导体装置的第一实施例2.半导体装置的第二实施例3.半导体装置的第三实施例4.半导体装置的第四实施例5.半导体装置的其它实施例6.根据实施例的半导体装置的制造方法<1.半导体装置的第一实施例〉图1是作为根据本实施例的半导体装置的垂直MOSFE本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一导电类型半导体基体；第一导电类型台柱区域，包括整体形成来覆盖所述第一导电类型半导体基体整个表面的第一导电类型半导体区域；第二导电类型台柱区域，包括第二导电类型半导体区域，所述第二导电类型半导体区域周期地设置在大致平行于所述第一导电类型半导体基体的主表面的方向上，并且在与所述第一导电类型台柱区域大致相同的方向上设置为条形图案；元件区域和终止区域，提供在所述第一和第二导电类型台柱区域中，在所述元件区域中形成晶体管，而在所述终止区域中不形成晶体管；所述元件区域中的晶体管的本体区域，形成在所述第一导电类型台柱区域的表面上并且与所述第二导电类型台柱区域接触，所述本体区域包括第二导电类型半导体区域；栅绝缘膜，形成在所述第一导电类型台柱区域和所述本体区域上；栅极电极，以横跨所述本体区域的部分和所述第一导电类型台柱区域的表面的部分的方式形成在所述栅绝缘膜上；源区域，在所述栅极电极的端部形成在所述本体区域表面的部分上，所述源区域包括第一导电类型半导体区域；以及本体电位提取区域，形成在所述本体区域的表面上，所述本体电位提取区域包括第二导电类型杂质扩散层，其中空隙形成在所述终止区域的所述第二导电类型台柱区域中。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：佐佐木有司，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]