半导体监控结构及其监控方法技术

本发明专利技术提供了一种半导体监控结构及其监控方法。本发明专利技术提出了一种适用于监控具有不同浅沟槽隔离STI结构密度的多个区域的绝缘材料层在同一D

【技术实现步骤摘要】
半导体监控结构及其监控方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体监控结构及其监控方法。

技术介绍

[0002]浅沟槽隔离(ShallowTrenchIsolation，STI)是目前半导体集成芯片常用的隔离技术。在隔离器件之中之中STI进行隔离，在浅沟槽中填充绝缘物以起到隔离的目的。
[0003]相关技术中，STI结构的制造方法包括：在半导体衬底上至少形成氮化硅刻蚀停止层和光刻胶层；通过光刻和/或刻蚀工艺在半导体衬底中形成沟槽；沉积氧化层绝缘材料层，使氧化层绝缘材料层填充沟槽；通过化学机械研磨工艺进行平坦化，去除沟槽外的氧化层绝缘材料层。
[0004]通常，在一硅片(半导体衬底)上需要集成有多种且多个不同结构的半导体器件，而相邻两个半导体器件之间均需要STI结构进行隔离，因此，在半导体衬底上的不同区域上则会出现各区域所包含的STI结构的数目不同的情况。目前，针对同一半导体衬底，其多个STI结构均是利用同一化学机械研磨工艺进行氧化物绝缘材料层的研磨，然而，由于多个区域的不同STI结构的器件密度所对应的氧化物绝缘材料层的研磨量均是不同，因此，针对多个不同STI结构的器件密度的区域的氧化物绝缘材料层的研磨量的监控就显的尤为重要。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体监控结构及其监控方法，通过对本专利技术所提供的具有多个器件密度不同的浅沟槽隔离STI结构区的半导体监控结构进行的同一D
‑
STICMP工艺过程中的绝缘材料层的研磨厚度进行实时监控，以实现实时调整该接近实际研磨工艺过程的D
‑
STICMP工艺的工艺参数，进而最终达到使形成在半导体衬底上的多个密度区域不同的STI结构可以整体符合相对均一性的设计要求。
[0006]第一方面，为解决上述技术问题，本专利技术提供一种半导体监控结构，其中所述半导体监控结构具体可以包括至少一监控单元，而所述监控单元包括：
[0007]半导体衬底，所述半导体衬底包括三个器件密度不同的浅沟槽隔离STI结构区；
[0008]多个STI结构，分别位于所述浅沟槽隔离STI结构区中，每个所述STI结构均包括形成在所述半导体衬底内的沟槽以及填充在所述沟槽内的绝缘材料层，而三个所述浅沟槽隔离STI结构区中所包含的所述沟槽的数目相互不同；
[0009]刻蚀停止层，所述刻蚀停止层覆盖在所述形成的任意相邻两个所述STI结构之间所暴露出的所述半导体衬底的表面上，且所述绝缘材料层的顶面高于所述刻蚀停止层的顶面。
[0010]进一步的，所述监控结构具体可以用于监控具有不同浅沟槽隔离STI结构密度的多个区域中的所述绝缘材料层在同一D
‑
STICMP工艺过程中的研磨厚度。
[0011]进一步的，三个所述浅沟槽隔离STI结构区分别可以为第一STI结构区、第二STI结构区和第三STI结构区，其中，所述第一STI结构区中的STI结构的器件密度>第二STI结构区
中的STI结构的器件密度>第三STI结构区中的STI结构的器件密度。
[0012]进一步的，所述第一STI结构区中的STI结构的器件密度具体可以>50％。
[0013]进一步的，所述第二STI结构区中的STI结构的器件密度范围具体可以为：30％～50％。
[0014]进一步的，所述第三STI结构区中的STI结构的器件密度具体可以﹤30％。
[0015]进一步的，所述绝缘材料层的材料具体可以包括二氧化硅，所述刻蚀停止层的材料具体可以包括氮化硅。
[0016]进一步的，所述绝缘材料层还可以延伸覆盖在所述刻蚀停止层的表面上。
[0017]第二方面，基于如上所述的半导体监控结构，本专利技术还提供了一种半导体结构的监控方法，其具体可以包括如下步骤：
[0018]在半导体衬底上形成如上所述的半导体监控结构，所述半导体监控结构包括三个器件密度不同的浅沟槽隔离STI结构区，且三个所述浅沟槽隔离STI结构区中所形成的STI结构的数目相互不同，所述STI结构包括形成在所述半导体衬底内的沟槽以及填充在所述沟槽内的绝缘材料层；
[0019]对所述半导体监控结构进行D
‑
STICMP工艺，并实时监控该D
‑
STI CMP工艺过程中每个所述浅沟槽隔离STI结构区中的所述绝缘材料层的研磨厚度，以使执行完所述D
‑
STICMP工艺后的三个所述浅沟槽隔离STI结构区中的STI结构均符合各自所对应的均一性设计要求，并同时使三个所述浅沟槽隔离STI结构区中的STI结构整体符合相对均一性设计要求。
[0020]进一步的，三个所述浅沟槽隔离STI结构区分别可以为第一STI结构区、第二STI结构区和第三STI结构区，其中，所述第一STI结构区中的STI结构的器件密度>第二STI结构区中的STI结构的器件密度>第三STI结构区中的STI结构的器件密度。
[0021]进一步的，所述第一STI结构区中的STI结构的器件密度具体可以>50％。
[0022]进一步的，所述第二STI结构区中的STI结构的器件密度范围具体可以为：30％～50％。
[0023]进一步的，所述第三STI结构区中的STI结构的器件密度具体可以﹤30％。
[0024]进一步的，实时监控该D
‑
STICMP工艺过程中每个所述浅沟槽隔离STI结构区中的所述绝缘材料层的研磨厚度的步骤，具体可以包括如下步骤：
[0025]分别实时测量三个所述浅沟槽隔离STI结构区中的所述绝缘材料层的研磨量，并将所述研磨量与其所对应的所述浅沟槽隔离STI结构区的预置研磨量实时设计值进行比较，若不符合所述预置研磨量实时设计要求，则暂停所述D
‑
STICMP工艺；
[0026]确定所述研磨量不符合所述预置研磨量实时设计要求的原因，并根据该原因调整所述D
‑
STICMP工艺的研磨速度，并继续对所述半导体衬底进行调整后的D
‑
STICMP工艺。
[0027]进一步的，本专利技术所提供的所述半导体结构的监控方法还可以包括如下步骤：
[0028]若研磨量符合所述预置研磨量实时设计要求，则继续调前的所述D
‑
STI CMP工艺，并进一步执行所述分别实时测量三个所述浅沟槽隔离STI结构区中的所述绝缘材料层的研磨量，并将所述研磨量与其所对应的所述浅沟槽隔离STI结构区的预置研磨量实时设计值进行比较的步骤。
[0029]与现有技术相比，本专利技术技术方案至少具有如下有益效果之一：
[0030]1、本专利技术提出了一种适用于监控具有不同浅沟槽隔离STI结构密度的多个区域的绝缘材料层在同一D
‑
STICMP工艺过程中的研磨厚度的半导体监控结构，其至少包括一监控单元，而所述监控单元具体包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体监控结构，其特征在于，包括至少一监控单元，所述监控单元包括：半导体衬底，所述半导体衬底包括三个器件密度不同的浅沟槽隔离STI结构区；多个STI结构，分别位于所述浅沟槽隔离STI结构区中，每个所述STI结构均包括形成在所述半导体衬底内的沟槽以及填充在所述沟槽内的绝缘材料层，而三个所述浅沟槽隔离STI结构区中所包含的所述沟槽的数目相互不同；刻蚀停止层，所述刻蚀停止层覆盖在所述形成的任意相邻两个所述STI结构之间所暴露出的所述半导体衬底的表面上，且所述绝缘材料层的顶面高于所述刻蚀停止层的顶面。2.如权利要求1所述的半导体监控结构，其特征在于，所述监控结构具体用于监控具有不同浅沟槽隔离STI结构密度的多个区域中的所述绝缘材料层在同一D
‑
STI CMP工艺过程中的研磨厚度。3.如权利要求2所述的半导体监控结构，其特征在于，三个所述浅沟槽隔离STI结构区分别为第一STI结构区、第二STI结构区和第三STI结构区，其中，所述第一STI结构区中的STI结构的器件密度>第二STI结构区中的STI结构的器件密度>第三STI结构区中的STI结构的器件密度。4.如权利要求3所述的半导体监控结构，其特征在于，所述第一STI结构区中的STI结构的器件密度>50％。5.如权利要求3所述的半导体监控结构，其特征在于，所述第二STI结构区中的STI结构的器件密度范围为：30％～50％。6.如权利要求3所述的半导体监控结构，其特征在于，所述第三STI结构区中的STI结构的器件密度﹤30％。7.如权利要求1所述的半导体监控结构，其特征在于，所述绝缘材料层的材料包括二氧化硅，所述刻蚀停止层的材料包括氮化硅。8.如权利要求1或7所述的半导体监控结构，其特征在于，所述绝缘材料层还延伸覆盖在所述刻蚀停止层的表面上。9.一种半导体监控结构的监控方法，其特征在于，包括：在半导体衬底上形成如权利要求1～8任一项所述的半导体监控结构，所述半导体监控结构包括三个器件密度不同的浅沟槽隔离STI结构区，且三个所述浅沟槽隔离STI结构区中所形成的STI结构的数目相互不同，所述STI结构包括形成在所述半导体衬底内的沟槽以及填充在所述沟槽内的绝缘材料层；对所述半导体监控结构进行D
‑
STI CMP工艺，并实时监控该D
‑
STI CMP工艺过程中每个所述...

【专利技术属性】
技术研发人员：周俊杰，梁肖，段新一，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：