一种P-GaN高反向耐压终端边缘的制备方法技术

本发明专利技术公开了一种P

【技术实现步骤摘要】
一种P
‑
GaN高反向耐压终端边缘的制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种P
‑
GaN高反向耐压终端边缘的制备方法。

技术介绍

[0002]GaN作为第三代半导体的代表，因其具有高击穿场、高电子饱和速度等优异的物理特性，已经成为高频、快速开关速度、高工作温度功率器件的理想选择。垂直GaN肖特基势垒二极管(SBD)引入了更均匀的电场和电流分布，这使得高电流的良好传输成为可能，同时，在处理高击穿电压、低反向漏电流时，表现出更大的优势。
[0003]而多层P
‑
GaN制作的阶梯状场板二极管(Stepped Field Plate Diode)作为一种基于氮化镓的高性能功率二极管结构，通过在传统的氮化镓二极管基础上引入多层P型氮化镓场板来调整电场分布，降低电场集中，从而提高器件的反向耐压性能和可靠性，但是效果并不理想。而且，上述多层P
‑
GaN制作的阶梯状场板二极管(Stepped Field Plate Diode)，利用多层P
‑
GaN终端设计来均匀边缘的电场的工艺流程，在原材料如光罩的利用方面，也存在不足之处。
[0004]因此，有必要提供一种P
‑
GaN高反向耐压终端边缘的制备方法，以解决上述问题。

技术实现思路

[0005]为了解决上述提出的至少一个技术问题，本专利技术提供一种界面缺陷密度的测试方法及测试电路。
[0006]本申请提供了一种P
‑
GaN高反向耐压终端边缘的制备方法，所述制备方法包括：
[0007]提供衬底，以及所述衬底上的外延层；其中，所述外延层包括漂移层；
[0008]在所述漂移层的目标区域进行镁离子掺杂；
[0009]根据镁离子掺杂结果，对所述外延层的表面进行刻蚀。
[0010]在该方面，通过在终端边缘底下的飘移区参杂了镁离子让N
‑
‑
GAN转成P
‑
‑
GAN，与现有工艺相比，不仅能够更有效地利用光罩，且更有效地促使N
‑
‑
GAN层/漂移层的电场分布更加均匀，电场集中效应明显改善。
[0011]在一种可能实现的方式中，所述在所述漂移层的目标区域进行镁离子掺杂，包括：
[0012]确定所述漂移层的待掺杂镁离子的目标区域，以及对应的掺杂浓度；
[0013]往所述目标区域注入镁离子。
[0014]在该种可能实现的方式中，通过在所述漂移层的目标区域进行镁离子掺杂，让N
‑
‑
GAN转成P
‑
‑
GAN，实现体电场调制效应使电场的分布更加均匀从而达到提高器件击穿电压的目的。
[0015]可以理解的是，在漂移层掺杂镁离子的主要原因是为了改善半导体器件的电学性能。镁离子是一种p型掺杂剂，可以增加半导体的空穴浓度，从而提高器件的导电性能和响应速度。此外，镁离子还可以降低半导体的电阻率，提高器件的效率和稳定性。因此，在半导
体器件制造过程中，掺杂适量的镁离子可以改善器件的性能和可靠性。
[0016]在一种可能实现的方式中，所述根据镁离子掺杂结果，对所述外延层的表面进行刻蚀，包括：
[0017]根据镁离子掺杂结果，使用干法蚀刻来去除所述外延层的表面边缘的部分材料来形成对应形状的台面。
[0018]在该种可能实现的方式中，通过刻蚀等方法，改变主结边缘的形状，通常蚀刻成台面、直角、曲面等形状，从而有效改善表面电场分布和击穿电压。
[0019]在一种可能实现的方式中，所述目标区域靠近所述漂移层表面；所述镁离子掺杂结果为从所述漂移层的外侧至内侧，镁离子掺杂浓度由低到高。
[0020]在该种可能实现的方式中，镁离子掺杂浓度的分布能够决定对所述外延层的表面进行刻蚀结果，有利于使电场的分布更加均匀，并提高反向耐压。
[0021]在一种可能实现的方式中，所述根据镁离子掺杂结果，对所述外延层的表面进行刻蚀，包括：
[0022]根据镁离子掺杂结果，将所述外延层的表面边缘刻蚀为斜台面或直角台面；其中，所述斜台面为正倾角斜台面。
[0023]在该种可能实现的方式中，使用干法蚀刻来选择性地去除器件边缘的部分材料来形成不同形状的台面。台面终端可以分为斜台面终端(正倾角斜台面、负倾角斜台面)和直角台面终端两种。定义从掺杂浓度高的一侧到掺杂浓度低的一侧结面积减小则称为正台面，反之为负台面。
[0024]一个正倾角斜台面(低掺杂区移除的材料比高掺杂区移除的材料更多)对于改善器件的性能而言更有意义。这是因为在低掺杂区移除了更多的材料，将会导致沿刻蚀侧壁的耗尽层宽度增加；p型侧为重掺杂，所以耗尽区收缩得小。因此正斜角台面边缘处的表面耗尽宽度比体内的耗尽宽度要宽，器件的表面电场更低，可以避免表面击穿。
[0025]小倾角可以更好地达到平缓电场的作用，并且台面的角度应避免接近直角，否则会导致电场的边缘非常尖锐，从而致使器件过早发生击穿。即使倾角接近90
°
，电场仍然可以比较均匀地分布在整个器件上。
[0026]在一种可能实现的方式中，所述外延层，自所述衬底向上依次包括：重掺杂的n
+
‑
GaN层和轻掺杂的n
‑
‑
GaN层，以及若干p
‑
‑
GaN层；其中，所述n
‑
‑
GaN层为漂移层。
[0027]在该种可能实现的方式中，以高掺杂浓度的N+为衬底，其中一种通过外延工艺把N
‑
生长在衬底上，而这个层称为N
‑
漂移区，掺杂浓度较低，漂移区主要承受阻断反向电压。
[0028]可以理解的是，由于GaN晶体生长过程的限制，p型层中的镁(Mg)受主在金属有机化合物化学气相沉淀(MOCVD)生长后需要经过高温退火脱氢(H)激活。此外，p型GaN中Mg的激活率很低，空穴迁移率也远小于n型GaN中电子的迁移率。因此，GaN PND中一般采用低掺杂的n型GaN作为漂移区，且Mg掺杂的p+层一般位于表面，便于激活。
[0029]在一种可能实现的方式中，所述根据镁离子掺杂结果，对所述外延层的表面进行刻蚀，包括：
[0030]将若干p
‑
‑
GaN层由下至上，从镁离子掺杂浓度低的一侧到镁离子掺杂浓度高的一侧，刻蚀面积逐层增大，以形成阶梯状的直角台面。
[0031]在该种可能实现的方式中，阶梯状的直角台面，尽管该结构对于器件的性能提升
有限，但是更大的台阶深度和台阶数量能够提高器件的击穿电压。
[0032]在一种可能实现的方式中，所述制备方法还包括：
[0033]在所述外延层的表面，生长一层p
+
‑
GaN层，并在所述p
+
‑
GaN本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种P
‑
GaN高反向耐压终端边缘的制备方法，其特征在于，所述制备方法包括：提供衬底，以及所述衬底上的外延层；其中，所述外延层包括漂移层；在所述漂移层的目标区域进行镁离子掺杂；根据镁离子掺杂结果，对所述外延层的表面进行刻蚀。2.根据权利要求1所述的制备方法，其特征在于，所述在所述漂移层的目标区域进行镁离子掺杂，包括：确定所述漂移层的待掺杂镁离子的目标区域，以及对应的掺杂浓度；往所述目标区域注入镁离子。3.根据权利要求1所述的制备方法，其特征在于，所述根据镁离子掺杂结果，对所述外延层的表面进行刻蚀，包括：根据镁离子掺杂结果，使用干法蚀刻来去除所述外延层的表面边缘的部分材料来形成对应形状的台面。4.根据权利要求3所述的制备方法，其特征在于，所述目标区域靠近所述漂移层表面；所述镁离子掺杂结果为从所述漂移层的外侧至内侧，镁离子掺杂浓度由低到高。5.根据权利要求4所述的制备方法，其特征在于，所述根据镁离子掺杂结果，对所述外延层的表面进行刻蚀，包括：根据镁离子掺杂结果，将所述外延层的表面边缘刻蚀为斜台面或直角台面；其中，所述斜台面为正倾角斜台面。6.根据权利要求1
‑
5任一项所述的制备方法，其特征在于...

【专利技术属性】
技术研发人员：黄汇钦，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：