半导体封装件及其制造方法技术

一种半导体封装件及其制造方法，制造方法包括下列步骤：提供具有一黏贴层的一载具；配置数个芯片于黏贴层上，每一芯片的主动表面面向黏胶层；形成一封胶包覆该些芯片以形成一具有相对的第一及第二表面的重布芯片的封胶体，第一表面上具有一芯片区及一边缘区；移除载具及黏贴层，使重布芯片的封胶体暴露出每一芯片的主动表面；将数个焊球均匀地形成于芯片区及边缘区；研磨重布芯片的封胶体的第二表面，以减少重布芯片的封胶体的厚度，该些焊球提供重布芯片的封胶体一均匀的支撑力；以及切割重布芯片的封胶体，以形成数个封装件。

【技术实现步骤摘要】

本专利技术是有关于一种半导体封装件及其工艺，且特别是有关于一种重布芯 片的封胶体级的封装件及其封装工艺(Chip-redistribution Encapsulant Level PackageProcess)。
技术介绍
近年来电子装置蓬勃的应用于日常生活中，业界无不致力发展微型且多功能的电 子产品，以符合市场需求。目前业界推出许多不同型态的半导体封装，然而大部分的封装工 艺为将重布芯片的封胶体上的多个晶粒先行切割成为个别的晶粒，之后再对每一个别的晶 粒进行封装以及测试。有别于传统以单一芯片(die)为加工标的的封装技术，重布芯片的封胶体级封 装(Chip-redistribution Encapsulant Level Package)是以整片重布芯片的封胶体 (Chip-redistribution Encapsulant)作为封装处理的对象。换言之,相较于传统的单一 芯片封装，重布芯片的封胶体级封装是在尚未将个别的晶粒分离之前就对重布芯片的封胶 体上的晶粒进行封装。如此，将简化芯片封装之后段工艺，同时可节省了封装工艺时间及成 本。也就是说，在重布芯片的封胶体表面的组件、线路及其相关之前段工艺完成后，即可直 接对整片重布芯片的封胶体进行后段工艺，接着再进行重布芯片的封胶体切割(saw)的步 骤，以形成多个芯片封装件(chip package)。因此，重布芯片的封胶体级封装已然成为半导 体封装的趋势。由于半导体芯片日渐趋向薄化、小型化，就目前的重布芯片的封胶体级封装技术 而言，往往在进行研磨工艺以降低上述半导体重布芯片的封胶体的高度时会发生芯片断裂 等现象，导致封装的良率大幅降低而使制造成本相对增加。请参照图1，绘示已知重布芯片 的封胶体发生断裂的位置示意图。重布芯片的封胶体包括芯片区10及边缘区20。多个芯 片及对位记号组件(G) 120设置于芯片区10。在该些芯片中，除了正常的芯片100以外，边 缘区20附近的芯片102以及对位记号组件(G) 120附近的芯片104几乎都发生断裂现象。详言之，请参照图2A所绘示的重布芯片的封胶体于研磨工艺受力的示意图。对 于较薄的封装件来说，为了避免在植球的过程中发生翘曲(warpage)现象，工艺上是采取 先植球再研磨的顺序。在进行研磨前，重布芯片的封胶体表面先贴上一层研磨胶带262以 避免重布芯片的封胶体表面直接受力。尽管如此，当研磨治具260从重布芯片的封胶体背 面对封胶240进行研磨时，由于焊球250已形成于芯片2301、2302、2303上，致使整个重布 芯片的封胶体的受力不均。如图2A所示，重布芯片的封胶体的边缘区Al的受力Pl以及 芯片区A2中的对位记号组件220的正下方处的受力P3、P4较重布芯片的封胶体的其它位 置所受的力P2、P5要大。因此，边缘区Al附近的芯片2301，其两侧的受力大小不一致(Pl > P2)。再者，对位记号组件220附近的芯片2302、2303，其两侧的受力大小也同样不一致 (P3 > P2且P4 > P5)。导致靠近边缘区Al的芯片2301及对位记号组件220附近的芯片 2302、2303产生断裂。尤其，此芯片断裂现象并无法由机台自动检出，而须由人工透过光学显微镜对每一个芯片一一地作检查，徒增人力上的成本。
技术实现思路
本专利技术有关于一种，经由支撑结构来提供重布芯片的 封胶体一均勻的支撑力，避免在研磨过程中因芯片受力不均而发生断裂现象，使封装件在 朝向薄化的趋势下能免于受到外在的损害，进而提高封装的良率。根据本专利技术的一方面，提出一种半导体封装件的制造方法，包括下列步骤提供具 有一黏贴层的一载具；配置数个芯片于黏贴层上，其中芯片具有一面向黏胶层的主动表面 且包括数个接垫于主动表面上；形成一封胶包覆该些芯片以形成一重布芯片的封胶体，其 中重布芯片的封胶体包括第一表面及相对的第二表面，且第一表面包括一芯片区及一边缘 区，边缘区围绕芯片区；移除载具及黏贴层，使重布芯片的封胶体暴露出每一芯片的主动表 面；将数个焊球均勻地形成于第一表面的芯片区及边缘区；研磨重布芯片的封胶体，以减 少重布芯片的封胶体的厚度，其中该些焊球提供重布芯片的封胶体一均勻的支撑力；以及 切割重布芯片的封胶体，以形成数个封装件。根据本专利技术的另一方面，提出一种半导体封装件的制造方法，包括下列步骤提供 具有一黏贴层的一载具；配置至少一个对位记号组件于黏贴层上且依据该对位记号组件配 置数个芯片于黏贴层上，其中芯片具有一面向黏胶层的主动表面且包括数个接垫于主动表 面上；形成一封胶包覆该些芯片及对位记号组件并形成一重布芯片的封胶体，其中重布芯 片的封胶体包括一第一表面及相对的一第二表面，且第一表面包括一芯片区及一边缘区， 边缘区围绕芯片区，该些芯片及对位记号组件位于芯片区；移除载具及黏贴层，使重布芯片 的封胶体暴露出芯片的主动表面及对位记号组件；将数个信号输出输入锡球配置于重布芯 片的封装体的第一表面上；将数个支撑球配置于对位记号组件的下方及边缘区下方；研磨 重布芯片的封胶体，以减少重布芯片的封胶体的厚度，其中该些焊球提供重布芯片的封胶 体一均勻的支撑力；以及切割重布芯片的封胶体，以形成数个封装件。根据本专利技术的再一方面，提出一种半导体封装件，包括数个芯片、一封胶、以及数 个焊球。每一芯片具有一主动表面且包括数个接垫于该主动表面上。封胶包覆该些芯片， 以形成一重布芯片的封胶体。重布芯片的封胶体包括相对的一第一表面及一第二表面。第 一表面包括一芯片区及一边缘区，且边缘区围绕芯片区。数个焊球设置于重布芯片的封胶 体的第一表面上的芯片区及边缘区，用以提供重布芯片的封胶体一均勻的支撑力。为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式， 作详细说明如下附图说明图1(已知技艺)绘示重布芯片的封胶体发生断裂的位置示意图。图2A(已知技艺)绘示重布芯片的封胶体于研磨工艺的受力示意图。图2B绘示依照本专利技术较佳实施例的重布芯片的封胶体于研磨工艺的受力示意 图。图3绘示依照本专利技术较佳实施例的半导体封装件的制造方法流程图。图4A至4G绘示依照本专利技术较佳实施例的半导体封装件的制造方法的示意图。图5绘示依照本专利技术较佳实施例的半导体封装件的示意图。图6绘示依照本专利技术较佳实施例的一种芯片区支撑结构的示意图。图7绘示依照本专利技术较佳实施例的一种边缘区支撑结构的示意图。主要组件符号说明10、A2、C:芯片区20、Al、S:边缘区100、430、4301、4302、4303、530 芯片102、104、2301、2302、2303 断裂的芯片120,420,620 对位记号组件240、440、540、640、740 封胶250、450 焊球260,460 研磨治具262、462 研磨胶带400:重布芯片的封胶体400a 第一表面400b:第二表面410 载具412 黏贴层420a 表面430a 主动表面470 切割治具500 封装件504:扇出部532 接垫550 信号输出输入锡球552、652、752 第一介电层554、654、754 重新布线层556、656、756 第二介电层556a、656a、756a 开口558、658、758 焊垫600 芯片区支撑本文档来自技高网...

【技术保护点】
一种半导体封装件的制造方法，包括下列步骤：提供具有一黏贴层的一载具；配置数个芯片于该黏贴层上，其中每一该些芯片具有一面向该黏胶层的主动表面且包括数个接垫于该主动表面上；形成一封胶包覆该些芯片以形成一重布芯片的封胶体，其中该重布芯片的封胶体包括一第一表面及相对的一第二表面，其中该第一表面包括一芯片区及一边缘区，该边缘区围绕该芯片区；移除该载具及该黏贴层，使该重布芯片的封胶体暴露出每一该些芯片的该主动表面；将数个焊球形成于该重布芯片的封胶体的该第一表面上的该芯片区及该边缘区；研磨该重布芯片的封胶体的该第二表面，以减少该重布芯片的封胶体的厚度，其中该些焊球提供该重布芯片的封胶体一均匀的支撑力；以及切割该重布芯片的封胶体，以形成数个封装件。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢爵安，黄敏龙，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]