半导体器件的制造方法和蚀刻设备技术

本发明专利技术提供一种半导体器件的制造方法和蚀刻设备。为了在去除在其上形成的硬掩模的过程中抑制将被蚀刻的层的周边部分被粗糙化，本发明专利技术的蚀刻设备具有处理室、电极、工作台和遮挡环，其中，处理室允许蚀刻气体被引入其中；电极布置在处理室中，并用于通过将蚀刻气体离化来产生等离子体；工作台布置在处理室中，在该工作台上放置衬底；遮挡环在其内周边缘具有不规则图案，并且被布置在处理室中且被放置在工作台（３０）的上方，从而以非接触的方式覆盖衬底的周边部分和与周边部分相邻的内部区域。

【技术实现步骤摘要】

本专利技术涉及一种使用遮挡环的半导体器件的制造方法以及蚀刻设备。
技术介绍
遮挡环有时候用于制造半导体器件的蚀刻设备或制膜设备。遮挡 环是被布置成覆盖衬底的周边部分的环形组件，其目的在于防止从衬 底的边缘开始的特定宽度的区域被蚀刻或者被任意膜沉积(例如，参 见日本特开专利公开No.2002-294441和No.2006-118004)。在没有遮挡环的情况下，在制造过程中，工艺的步骤数量将增大，包括研磨膜 的周边部分以去除所沉积膜的步骤。公知的使用遮挡环的一个步骤是在将被蚀刻的层中形成相对深的 沟槽或孔的步骤。该步骤是诸如在将被蚀刻的层上形成典型地由氧 化硅膜构成的硬掩模，然后使用硬掩模作为掩模来蚀刻所述层。在该 步骤中，出于防止在操作的过程中由硬掩模产生杂质的目的，在将被 蚀刻的层的周边部分中没有形成硬掩模。遮挡环用于在蚀刻的过程中 保护将被蚀刻的层的周边部分。另一方面，日本特开专利公开No.2002-334879描述了一种在形成 在晶圆上的绝缘层上形成保护膜的技术，具体来说是在其倾斜区域中 形成保护膜以保护倾斜区中的绝缘膜。在形成沟槽或孔之后，通过蚀刻来去除硬掩模。然而，在该过程 中，将被蚀刻的层的周边部分也被略微蚀刻掉。出于此原因，如果长 时间进行用于去除硬掩模的蚀刻，则将被蚀刻的层的周边部分会粗糙 化。
技术实现思路
根据本专利技术，提供了一种制造半导体器件的方法，该方法包括在除了外周部分之外的区域上方的将被蚀刻的层上，形成具有开 口图案的硬掩模；通过干蚀刻在所述将被蚀刻的层中形成与所述开口图案一致的沟 槽或孔，同时用遮挡环以非接触的方式覆盖与所述周边部分相邻的所 述硬掩模的区域，和所述周边部分；以及通过蚀刻去除所述硬掩模，其中，所述遮挡环在其内周边缘上具有不规则图案。在将被蚀刻的层中形成沟槽或孔的步骤中，没有被遮挡环覆盖的 硬掩模区域也被轻微蚀刻。由于遮挡环在其内周边缘具有不规则图案， 因此遮挡环的不规则图案被转印到硬掩模的蚀刻区。因此，硬掩模具 有增大的表面积，并且可以在去除步骤中在短时间内被蚀刻。因此， 可以抑制将被蚀刻的层的周边部分被粗糙化。根据本专利技术，还提供了一种蚀刻设备，该蚀刻设备包括 处理室，蚀刻气体被引入所述处理室中； 电极，所述电极布置在所述处理室中，用于产生等离子体； 工作台，所述工作台布置在所述处理室中，在所述工作台上放置 衬底；以及遮挡环，所述遮挡环布置在所述处理室中并放置在所述工作台的 上方，从而以非接触的方式覆盖所述衬底的周边部分和与所述周边部 分相邻的内部区域，其中，所述遮挡环在其内周边缘上具有不规则图案。 根据本专利技术，可以抑制将被蚀刻的层的周边部分被粗糙化。 附图说明结合附图，从下面的对某些优选实施例的描述中，本专利技术的以上 和其它目的、优点和特征将更清楚，在附图中图1是示出了一个实施例中用于半导体器件的制造方法的蚀刻设 备的构造的图示；图2是示出了遮挡环的示例的平面图；图3A至图4B是顺序示出了在作为将被蚀刻的层的衬底的表层部 分中形成凹陷或孔的步骤的截面图；图5是说明图4A中所示的遮挡环的操作的示意性透视图； 图6A至图6E是示出了遮挡环的其它示例的平面图。具体实施方式现在在此将参照例证性的实施例来描述本专利技术。本领域的技术人 员将认识到，使用本专利技术的指导可以完成许多可选的实施例，并且本 专利技术不限于出于说明目的而示出的实施例。以下将说明本专利技术的实施例。注意的是，在所有的附图中，任何 类似的组件将被赋予类似的参考标号或符号，使得将不再重复对这些 组件的说明。图1是示出了根据该实施例的用于半导体器件的制造方法的蚀刻 设备的构造的图示。蚀刻设备具有处理室10、电极20、工作台30和 遮挡环40。处理10允许蚀刻气体被引入其中。电极20布置在处理室 10中，用于通过将蚀刻气体离化来产生等离子体。工作台30布置在处 理室10中，在工作台30上布置衬底50。遮挡环40布置在处理室10 中，并被放置在工作台30的上方，从而以非接触的方式覆盖衬底50的周边部分以及与周边部分相邻的内部区域。遮挡环40在其内周边缘 上具有不规则图案。衬底50具有将被蚀刻的层。将被蚀刻的层可以是衬底50的表层 部分，或者可以是形成在衬底50上方的膜，或者可以是SOI衬底的半 导体层。当将被蚀刻的层被蚀刻时，在将被蚀刻的层的上方形成具有 开口图案的硬掩模。在此的硬掩模没有形成在将被蚀刻的层的周边部 分中。在用遮挡环以非接触的方式来覆盖将被蚀刻的层的周边部分， 以及与周边部分相邻的硬掩模的区域的同时，进行干蚀刻。通过该步 骤，在将被蚀刻的层中形成与开口图案一致的沟槽或孔，其中，还局 部去除了硬掩模中没有被遮挡环40覆盖的部分。然后通过蚀刻来去除 硬掩模。如以上所描述的，遮挡环40在其内周边缘上具有不规则的图案。 因此，遮挡环40的不规则图案被转印到位于遮挡环40下面的硬掩模。 因此，硬掩模具有增大的面积，以与蚀刻溶液或蚀刻气体接触，并可 以在去除步骤中在短时间内被蚀刻掉。因此，可以抑制将被蚀刻的层 的周边部分被粗糙化。以下将描述该过程。图2是示出了遮挡环40的示例的平面图。在图中所示的示例中， 遮挡环40具有在其内周表面上以规则间隔的多个凹陷42。每个凹陷 42的平面几何图形是矩形或方形。在图中所示的示例中，每个凹陷42 的宽度小于相邻的凹陷42之间的距离。遮挡环40典型地由氧化铝制 成。图3A至图4B是顺序地示出在用作将被蚀刻的层的衬底50的表 层部分中形成凹陷或孔的步骤的截面图。图5是说明图4A中所示的遮 挡环40的操作的示意性透视图。衬底50典型地由诸如硅晶圆的半导 体晶圆构成。首先，如图3A中所示，在衬底50的上方形成硬掩模60。硬掩模 60典型地为氧化硅膜、氮化硅膜、氮氧化硅(silicon oxide nitrogen)、 氧氮化硅(silicon nitrogen oxide)或者这些膜中的至少两个膜的堆叠膜， 并具有开口图案62。典型地，当在硬掩模60中形成开口图案62时， 处于衬底50的周边部分52上的硬掩模60的部分被去除。硬掩模60 的厚度典型地为0.3(im或更大和5pm或更小。接着，在衬底50的周边部分52的上方形成蚀刻保护膜70。蚀刻 保护膜70典型地由与硬掩模60相同的材料构成。例如，蚀刻保护膜 70比硬掩模60薄，并具有10nm或更大和200nm或更小的厚度。由于 通过气相沉积(例如，CVD)形成蚀刻保护膜70，因此使得在硬掩模 60上和开口图案62中也形成蚀刻保护膜70。在与处理室10不同的处理室中形成硬掩模60和蚀刻保护膜70。接着，如图3B中所示，在图1中所示的处理室10中放置衬底50， 并且在衬底50的周边部分52和与周边部分52相邻的硬掩模60的部 分的上方，以非接触的方式布置遮挡环40。接着，将惰性气体(例如， Ar气)引入处理室10中，并使用该惰性气体执行溅射。通过该处理， 去除了蚀刻保护膜70中没有被遮挡环40覆盖的部分(包括形成在开 口图案62中的蚀刻保护膜70的部分)和处于开口图案62中的衬底50 的表层部分上的本征氧化物膜。该步骤也可以通过蚀刻来进行，典型 地通过干蚀刻来进行。接着，如图4A中所示，将蚀刻气体引入处理室10中，并使用该 蚀刻气体蚀刻本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：　在除了外周部分之外的区域上方的将被蚀刻的层上，形成具有开口图案的硬掩模；　通过干蚀刻，在所述将被蚀刻的层中形成与所述开口图案一致的沟槽或孔，同时用遮挡环以非接触的方式覆盖所述硬掩模的与所述周边部 分相邻的区域以及所述周边部分；以及　通过蚀刻去除所述硬掩模，　其中，所述遮挡环在其内周边缘上具有不规则图案。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小室雅宏，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]