集成有LDMOS器件的晶圆制造技术

本申请公开了一种集成有LDMOS器件的晶圆，该晶圆包括衬底和形成于衬底上的多个元胞器件，多个元胞器件排成阵列，对于任一元胞器件，包括：栅极，其形成于衬底上方，栅极和衬底之间形成有栅介质层，栅极为环形；STI结构，其形成于衬底中且位于栅极的下方，STI结构为环形，STI结构位于栅极环绕的区域内，STI结构和栅极具有交叠的区域；衬底中在STI结构环绕的区域内形成有第一重掺杂区，栅极周侧的衬底中形成有至少一个第二重掺杂区，第二重掺杂区中形成有第三重掺杂区，栅极与相邻元胞器件的栅极通过第二重掺杂区实现电性连接，第二重掺杂区的个数与该元胞器件相邻的元胞器件的个数相同；其中，第一重掺杂区和第二重掺杂区中掺杂有第一类型的杂质，第三重掺杂区中掺杂有第二类型的杂质。二类型的杂质。二类型的杂质。

【技术实现步骤摘要】
集成有LDMOS器件的晶圆


[0001]本申请涉及半导体集成电路
，具体涉及一种集成有LDMOS器件的晶圆。

技术介绍

[0002]双扩散金属氧化物半导体场效应管(double
‑
diffused metal
‑
oxide
‑
semiconductor field
‑
effect transistor，DMOSFET，本申请中简称为“DMOS”)由于具有耐高压、大电流驱动能力和极低功耗等特点，被广泛应用于电源管理电路中。
[0003]DMOS主要有两种类型：垂直双扩散金属氧化物半导体场效应管(vertical double
‑
diffused metal
‑
oxide
‑
semiconductor field
‑
effect transistor，VDMOSFET，可简称为“VDMOS”)和横向双扩散金属氧化物半导体场效应管(lateral double
‑
diffused metal
‑
oxide
‑
semiconductor field
‑
effect transistor，LDMOSFET，本申请中简称为“LDMOS”)，其中，LDMOS器件被广泛应用于功率管中。
[0004]对于LDMOS器件，在满足耐压的条件下，降低其比导通电阻(导通电阻
×
器件有源区(active area，AA)面积)成为中、高压器件发展的主要方向。相关技术中，LDMOS器件的元胞(cell)器件的布局采用条形布局，即器件的有源区为长条形排成行或列。然而，采用条形布局的LDMOS器件，其比导通电阻无法得到有效提升，无法有效利用芯片面积，从而难以提升器件的电学性能。

技术实现思路

[0005]本申请提供了一种集成有LDMOS器件的晶圆，可以解决相关技术中提供的集成有LDMOS器件的晶圆将元胞器件进行条形排成行或列所导致难以提升其电学性能的问题，所述晶圆包括衬底和形成于所述衬底上的多个元胞器件，从俯视角度观察，多个元胞器件排成阵列，对于任一元胞器件，其包括：
[0006]栅极，所述栅极形成于所述衬底上方，所述栅极和所述衬底之间形成有栅介质层，从俯视角度观察，所述栅极为环形；
[0007]STI结构，所述STI结构形成于所述衬底中且位于所述栅极的下方，从俯视角度观察，所述STI结构为环形，所述STI结构位于所述栅极环绕的区域内，所述STI结构和所述栅极具有交叠的区域；
[0008]所述衬底中在所述STI结构环绕的区域内形成有第一重掺杂区，所述栅极周侧的衬底中形成有至少一个第二重掺杂区，所述第二重掺杂区中形成有第三重掺杂区，所述栅极与相邻元胞器件的栅极通过第二重掺杂区实现电性连接，所述第二重掺杂区的个数与该元胞器件相邻的元胞器件的个数相同；
[0009]其中，所述第一重掺杂区和所述第二重掺杂区中掺杂有第一类型的杂质，所述第三重掺杂区中掺杂有第二类型的杂质，所述第一类型的杂质和所述第二类型的杂质是导电类型不同的杂质。
[0010]在一些实施例中，所述栅极下方的衬底中形成有第一掺杂区，所述栅极周侧的衬
底中形成有第二掺杂区，所述第二掺杂区将所述第二重掺杂区和所述第三重掺杂区包容在内；
[0011]其中，所述第一掺杂区中掺杂有第一类型的杂质，所述第二掺杂区中掺杂有第二类型的杂质，所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区中的杂质浓度大于所述第一掺杂区和所述第二掺杂区中的杂质浓度。
[0012]在一些实施例中，所述衬底中掺杂有第二类型的杂质，所述衬底中的杂质浓度小于所述第一重掺杂区、所述第二重掺杂区和所述第三重掺杂区中的杂质浓度。
[0013]在一些实施例中，当LDMOS器件工作时，所述第一重掺杂区为所述LDMOS器件的漏极，所述第二重掺杂区为所述LDMOS器件的体区，所述第三重掺杂区为所述LDMOS器件的源极。
[0014]在一些实施例中，当LDMOS器件工作时，所述第一掺杂区为漂移区，所述第二掺杂区为阱区。
[0015]在一些实施例中，所述衬底中还形成有DTI结构，从俯视角度观察，所述DTI结构为环形，所述DTI结构将一个元胞器件环绕在内且用于将每个元胞器件的有源区隔离。
[0016]在一些实施例中，从俯视角度观察，所述栅极为环形的正方形、矩形、椭圆形、圆形或多边形。
[0017]本申请技术方案，至少包括如下优点：
[0018]通过将LDMOS器件的元胞器件在衬底上呈阵列式排布，且将作为漏极的第一重掺杂区设置于环形栅极的中心，将作为源极的第二重掺杂区设置于栅极的周侧，漏极和源极之间形成多方向的电流，使得电流产生的功率耗散分布更加均匀，从而使器件具有更好的散热性能，提高了器件的可靠性与稳定性；同时，STI结构的宽度决定了器件的耐压规格，栅极和STI结构的交叠区域可作为器件的场板，其宽度直接影响电场分布，因此可根据不同的器件耐压需求对场板的尺寸进行定义，从而提高的LDMOS器件的适用性。
附图说明
[0019]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1是本申请一个示例性实施例提供的集成有LDMOS器件的晶圆的俯视图；
[0021]图2是本申请一个示例性实施例提供的LDMOS器件的剖面示意图。
具体实施方式
[0022]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0023]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了
便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0024]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成有LDMOS器件的晶圆，其特征在于，所述晶圆包括衬底和形成于所述衬底上的多个元胞器件，从俯视角度观察，多个元胞器件排成阵列，对于任一元胞器件，其包括：栅极，所述栅极形成于所述衬底上方，所述栅极和所述衬底之间形成有栅介质层，从俯视角度观察，所述栅极为环形；STI结构，所述STI结构形成于所述衬底中且位于所述栅极的下方，从俯视角度观察，所述STI结构为环形，所述STI结构位于所述栅极环绕的区域内，所述STI结构和所述栅极具有交叠的区域；所述衬底中在所述STI结构环绕的区域内形成有第一重掺杂区，所述栅极周侧的衬底中形成有至少一个第二重掺杂区，所述第二重掺杂区中形成有第三重掺杂区，所述栅极与相邻元胞器件的栅极通过第二重掺杂区实现电性连接，所述第二重掺杂区的个数与该元胞器件相邻的元胞器件的个数相同；其中，所述第一重掺杂区和所述第二重掺杂区中掺杂有第一类型的杂质，所述第三重掺杂区中掺杂有第二类型的杂质，所述第一类型的杂质和所述第二类型的杂质是导电类型不同的杂质。2.根据权利要求1所述的晶圆，其特征在于，所述栅极下方的衬底中形成有第一掺杂区，所述栅极周侧的衬底中形成有第二掺杂区，所述第二掺杂区将所述第二...

【专利技术属性】
技术研发人员：汪琦，朱丽霞，章标，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：