半导体器件结构及其形成方法技术

本公开涉及半导体器件结构及其形成方法。描述了一种半导体器件结构以及形成这种结构的方法。该结构包括设置在半导体衬底之上的鳍，并且所述鳍具有第一宽度。该结构还包括设置在鳍周围的隔离区域，设置在鳍和隔离区域之上的栅极电极，以及设置在栅极电极中的填充材料。填充材料与半导体衬底的一部分的顶表面接触，顶表面具有包括基本平坦截面的至少一部分，并且顶表面的该部分具有显著大于第一宽度的第二宽度。的第二宽度。的第二宽度。

【技术实现步骤摘要】
半导体器件结构及其形成方法


[0001]本公开涉及半导体器件结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数级增长。IC材料和设计方面的技术进步产生了多代IC，每一代都具有比上一代更小、更复杂的电路。在IC演进过程中，功能密度(即，单位芯片面积的互连器件数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供好处。这种缩小也增加了加工和制造IC的复杂性。
[0003]因此，需要改进加工和制造IC。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种半导体器件结构，包括：鳍，设置在半导体衬底之上，其中，所述鳍具有第一宽度；隔离区域，设置在所述鳍周围；栅极电极，设置在所述鳍和所述隔离区域之上；以及填充材料，设置在所述栅极电极中，其中，所述填充材料与一部分所述半导体衬底的顶表面接触，所述顶表面具有包括基本平坦截面的至少一部分，并且所述顶表面的该部分具有显著大于所述第一宽度的第二宽度。
[0005]根据本公开的另一实施例，提供了一种形成半导体器件结构的方法，包括：从半导体衬底形成多个鳍；在所述多个鳍中的每个鳍周围形成隔离区域；在所述多个鳍之上沉积栅极电极；去除所述栅极电极的一部分以暴露所述多个鳍中的一个或多个鳍；修整所述多个鳍中暴露的一个或多个鳍以形成一个或多个修整鳍；去除所述一个或多个修整鳍；去除所述一个或多个修整鳍周围的隔离区域；以及去除所述半导体衬底的位于经去除的隔离区域之下的部分。
[0006]根据本公开的又一实施例，提供了一种形成半导体器件结构的方法，包括：从半导体衬底形成多个鳍；在所述多个鳍中的每个鳍周围形成隔离区域；在所述多个鳍之上沉积虚设栅极；去除所述虚设栅极的一部分以暴露所述多个鳍中的一个或多个鳍；修整所述多个鳍中暴露的一个或多个鳍以形成一个或多个修整鳍；以及执行选择性蚀刻工艺以去除以下各项中的至少一部分：所述一个或多个修整鳍、所述一个或多个修整鳍周围的隔离区域、以及所述半导体衬底的位于经去除的隔离区域之下的部分，其中，所述选择性蚀刻工艺以比蚀刻所述一个或多个修整鳍和所述半导体衬底的所述部分更快的速率蚀刻所述隔离区域。
附图说明
[0007]在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。要注意，根据行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或减小。
[0008]图1、图2、图3A
‑
B、图4A
‑
D、图5A
‑
C、图6A
‑
C、图7A
‑
C、图8A
‑
C、图9A
‑
C、图10A
‑
C、图11A
‑
C、图12A
‑
C、图13A
‑
C、图14A
‑
C、图15A
‑
C和图16A
‑
C是根据一些实施例的在形成包括一个或多个FinFET的半导体器件结构的示例过程中处于中间阶段的相应中间结构的各种视图。
[0009]图17A
‑
21A是根据一些实施例的在形成包括一个或多个FinFET的半导体器件结构的示例过程中处于中间阶段的相应中间结构的透视图。
[0010]图17B
‑
21B是根据一些实施例的在图17A
‑
21A的示例过程中处于中间阶段的相应中间结构的截面图。
[0011]图17C
‑
21C是根据一些实施例的在图17A
‑
21A的示例过程中处于中间阶段的相应中间结构的截面图。
[0012]图22A
‑
B是根据一些实施例的在图17A
‑
21A的示例过程中处于中间阶段之一的中间结构的截面图。
[0013]图23A
‑
B是根据一些实施例的在图17A
‑
21A的示例过程中处于中间阶段之一的中间结构的截面图。
[0014]图24A
‑
D是根据替代实施例的在图17A
‑
21A的示例过程中处于中间阶段的相应中间结构的截面图。
[0015]图25A
‑
D是根据替代实施例的在图17A
‑
21A的示例过程中处于中间阶段的相应中间结构的截面图。
[0016]图26A
‑
29A是根据一些实施例的在示例过程中处于中间阶段的相应中间结构的截面图。
[0017]图26B
‑
29B是根据一些实施例的在图26A
‑
29A的示例过程中处于中间阶段的相应中间结构的截面图。
具体实施方式
[0018]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下面描述了组件和布置等的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0019]此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述如附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了附图中所示朝向之外的不同朝向。装置可能以其他方式取向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可以类似地进行相应解释。
[0020]本文描述了在半导体器件结构(例如，鳍式场效应晶体管(FinFET))中切割鳍的方法。通常，在虚设栅极或替换栅极结构已经形成并被切割之后执行鳍切割工艺。鳍切割工艺可以包括去除一个或多个鳍、围绕鳍设置的隔离区域以及位于隔离区域之下的半导体衬底
的部分。通过去除半导体衬底的围绕一个或多个鳍、位于隔离区域之下的部分，显著减少了经由半导体衬底的部分的电流泄漏。
[0021]本文描述的示例实施例是在FinFET的上下文中描述的。本公开的一些方面的实施方式可以用于其他过程和/或其他器件中。描述了示例方法和结构的一些变型。本领域的普通技术人员将容易理解在其他实施例的范围内可以进行的其他修改。尽管可以以特定顺序描述方法实施例，但是可以以任何逻辑顺序执行各种其他方法实施例并且可以包括比本文所述的步骤更少或更多的步骤。
[0022]在一些实例中，在所述的实施例中，在处理期间可能发生所示结构的各种损失，例如高度上的损失。这些损失本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，包括：鳍，设置在半导体衬底之上，其中，所述鳍具有第一宽度；隔离区域，设置在所述鳍周围；栅极电极，设置在所述鳍和所述隔离区域之上；以及填充材料，设置在所述栅极电极中，其中，所述填充材料与一部分所述半导体衬底的顶表面接触，所述顶表面具有包括基本平坦截面的至少一部分，并且所述顶表面的该部分具有显著大于所述第一宽度的第二宽度。2.根据权利要求1所述的半导体器件结构，还包括：栅极切割填充结构，设置在所述栅极电极中并与所述填充材料相邻。3.根据权利要求2所述的半导体器件结构，其中，所述填充材料与所述栅极切割填充结构接触。4.根据权利要求1所述的半导体器件结构，还包括：一个或多个角状物，形成在所述半导体衬底的该部分的顶表面上。5.根据权利要求4所述的半导体器件结构，其中，所述填充材料围绕所述一个或多个角状物。6.根据权利要求2所述的半导体器件结构，还包括：设置在所述栅极电极之上的层，其中，所述层包括非晶硅并且与所述栅极切割填充结构接触。7.一种形成半导体器件结构的方法，包括：从半导体衬底形成多个鳍；在所述多个鳍中的每个鳍周围形成隔离区域；在所述多个鳍之上沉积栅极电极；去除所述栅极电极的一部分以暴露所述多个鳍中的一...

【专利技术属性】
技术研发人员：蔡雅怡，萧圣议，古淑瑗，陈嘉仁，林子敬，林日泽，林益安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：