抑制背景镀覆的方法技术

揭示了使用氧化剂抑制半导体基片上的背景镀覆的方法。提供了一种方法，其包括：ａ）提供半导体，其包括用于导电性母线和集流线路的导电性图案，以及涂覆半导体正面上导电性图案之间的间隔的介电层，所述介电层具有一个或多个缺陷；ｂ）至少使得介电层与一种或多种氧化剂接触；ｃ）在所述导电性图案上选择性沉积金属层。

【技术实现步骤摘要】

本专利技术涉及抑制半导体中的背景镀覆的方法。更具体来说，本专利技术涉 及使用氧化剂抑制半导体中的背景镀覆。
技术介绍
在工件上不希望镀覆的区域的镀覆有时候被称为背景镀覆。对于需要 选择性镀覆的工件，例如在制造镀覆的高精密性电部件的时候，这种背景 镀覆经常不利于工件的功能或美观性。 一些背景镀覆会导致工件发生电短 路，使得使用该工件的电学设备丧失功能。另外，背景镀覆还会导致镀覆 材料的浪费。这种浪费会提高工艺和最终产品的成本。如果进行镀覆的特 定金属碰巧是金、银、铂或钯之类的贵金属的话，这种成本的增加会相当 显著。即使在需要并且能够从背景镀覆的区域回收金属的方案中，金属回收 也会使得用来制造最终产品的总体工艺的复杂性和成本提高。许多常规的选择性镀覆的方法需要多个步骤。例如，当使用固体掩模 覆盖工件上不希望进行镀覆的区域的时候，将掩模施加于工件，然后对工件 进行选择性镀覆，然后剥去掩模。然而，制备掩模、将掩模施加于工件和 从工件剥去掩模会带来成本和复杂性。另外，固体掩模并不总是能够很容易 地或者并不总是能够施加于工件并从工件除去。当工件的需要掩蔽的区域 难以达到或者不可达到的时候便会如此。这种工件的一个例子是一种光生 伏打器件，其中介电层涂覆的导电材料或半导体材料中裂缝、裂纹或针孔 是背景镀覆的位点。这些缺陷的尺寸很小，对这些位点施加掩模是不现实 的。另外，因为缺陷具有微观尺寸，因此经常肉眼不可见，工人们经常只有 在镀覆金属之后才知道缺陷的存在，此时所得的制品不适于商业用途。光生伏打器件，例如太阳能电池，经常包括形成单独的大PN结的半 导体晶片。入射到该P-N结上的电磁辐射(例如太阳光)会在器件中产生载 荷子，产生电流，所产生的电流必须收集起来并传输到外部电路。所产生3的电流大致与入射的辐射成比例。与P-N结的两侧欧姆接触的金属图案可 以收集电流。这些金属图案需要提供低电阻的路径，使得所产生电流的电 阻损耗尽可能减小。所述金属图案的物理范围，特别是器件前表面上的物 理范围必须受到限制，使得阻碍入射的辐射能量的表面积最小化，即用于产 生电流目的的能量损失最小化。通常，前金属图案包括电导性极高的材料 形成的窄条。在所述导电材料的窄条之间具有薄介电材料涂层掺杂的半导体材料，例如掺杂的硅。所述介电层的厚度可以为5-20微米。该介电层可 以作为太阳能电池中的减反射层。这些介电材料的例子是二氧化硅和氮化硅。在制造光生伏打器件的过程中，首先在掺杂的半导体材料上形成介电 层，然后形成用于所述器件的金属图案。可以通过任意常规的方法形成介 电层，例如化学气相沉积或物理气相沉积。 一旦沉积介电层后，便随即通 过常规的成像法形成一定的图案，使用常规的方法以该图案沉积金属，使 其具有导电性。在图案的金属化过程中，可能由于介电层中存在缺陷，出 现不希望有的背景镀覆，导致制品不适于商业应用。如上所述，在金属镀 覆之前，这些缺陷通常都是不显著的。这些缺陷，例如裂纹、裂缝或针孔，会使得半导体的掺杂发光层暴露 出来，作为背景镀覆的位点，从而降低所需的选择性镀覆的质量。人们认 为这些缺陷会由于介电层的脆性和厚度，在制造工艺和加工半导体的一个 或多个步骤中产生。由于这些缺陷很小，许多缺陷的尺寸是微观的，通过施 加常规的固体掩模来解决背景镀覆的问题是不现实的。因此，人们需要一 种能够解决半导体中的背景镀覆的无掩模法。美国专利第4,217,183号揭示了一种在对用于集成电路和电路板的晶 片芯片进行金属镀覆的时候，尽可能减少导电性表面(例如阴极)上的背景 镀覆的无掩模法。所述阴极可以是金属、光电导体或者绝缘体和导体的复 合结构。该专利揭示了将阴极和阳极置于镍或铜电解质中，将能量束(例如 氩激光器发射的能量束)会聚通过电解质，投射到阴极的需要进行镀覆的选 定的区域，在阴极和阳极之间形成电势。尽管该专利揭示了用来尽可能减 小背景镀覆的无掩模法，但是这种方法可能仍然不适于解决由于半导体的 介电层中的缺陷造成的背景镀覆。 一般来说，这些缺陷无法通过肉眼观察 到。因此，在试图避免缺陷的同时选择性地施加能量束的方法是不现实的。另外，即使在工件上形成用来引导能量束的不包括介电材料部分的图案，能量束中仍然会有足够的能量在图案的周边处与介电层中的微小缺陷重叠，造成有害的背景镀覆。因此，工业中仍然需要抑制半导体中介电缺陷处的背景镀覆的方法。 一种方法包括提供半导体，所述半导体包括用于导电性母线和集流 线路的导电图案，还包括涂覆于所述半导体的正面之上的导电性图案之间 的间隔的介电层，所述介电层包括一个或多个缺陷；至少使得所述包括一个或多个缺陷的介电层与一种或多种氧化剂接触；在导电图案上选择性地沉积金属层。介电层上的背景镀覆会导致产生商业上无法接受的产品。不幸的是， 介电层中的这些缺陷由于具有微观尺寸，通常无法通过肉眼观察到，因此， 许多掩模之类的常规方法无法用来解决这个问题。另外，同样因为缺陷具 有微观尺寸，许多常规的无掩模法也是不适用的。工人们通常直到金属镀 覆之后才会发现缺陷，在金属镀覆之后，介电层上的背景镀覆比较容易观 察到。不幸的是，目前没有工业可用的从介电层除去不希望的镀覆物的方 法，而所得的产品不适用于商业应用。通过在金属化镀覆导电性图案之前，至少对介电层施用一种或多种氧 化剂，能够抑制不希望出现的背景镀覆，得到商业可用的产品。氧化剂可 以以气态或液态形式施用，不需要仅对缺陷位点施用，而是对整个介电层 施用。因此，工人们无需知道缺陷的位置，或者半导体是否具有这样的缺 陷，可以在制造工艺中用该方法对整个半导体进行处理，从而提供了快速 而有效的提供商业可接受的半导体的方法。附图说明图1显示了本专利技术的光生伏打器件。图2是根据本专利技术在光生伏打器件上提供金属涂层的示意图。 图3是用来比较在金属镀覆之前用臭氧处理90分钟的太阳能电池板和 在金属镀覆之前没有进行处理的太阳能电池板的照片。具体实施例方式在本说明书中，术语"镀覆"表示如上下文所述，通过例如电镀或无电镀覆，沉积金属层。在此说明书中，"沉积"和"镀覆"可以互换使用。不定冠词 "一个"和"一种"表示单数和复数的情况。术语"选择性沉积"表示在基片上特 定的所需区域发生金属沉积，背景镀覆受到抑制。除非明确有另外的描述，以下的缩写含义如下。C-摄氏度；§=克；ml^毫升；1^=升；八=安培；dm二分 米；^111=微米；nm^纳米；min^分钟；sec,秒；UV-紫外线；slpm—示准升/分钟; lpn^升/分钟；torr-l毫米汞柱=133.322368帕斯卡；ppm-百万分之份数； ISSG二原位蒸汽生成(/"Ww steam generation)。除非有明确的另外说明，所 有的百分数和比例都是以重量计。所有的范围都包括端值，可以以任意的 次序互相组合，除非很明显数值范围之和应为100%。通过至少对介电层施加一种或多种氧化剂，从而抑制在半导体的介电 层上的背景镀覆的方法可以用于许多种光生伏打器件，例如用于太阳能电 池。这些光生伏打器件通常是使用半导体基片，例如半导体晶片制造的。 在一个实施方式中，太阳能电池由单晶硅、多晶硅或无定形硅晶片组成。 在另一个实施方式中，太阳能电池由多晶硅晶片组成。尽管下文是关于本文档来自技高网...

【技术保护点】
一种方法，其包括：　ａ）提供半导体，其包括用于导电性母线和集流线路的导电性图案，以及涂覆半导体正面上导电性图案之间的间隔的介电层，所述介电层具有一个或多个缺陷；　ｂ）至少使得介电层与一种或多种氧化剂接触；　ｃ）在所述导电性图案上选择性沉积金属层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：G哈姆，DL雅克斯，CJ科兰格洛，
申请(专利权)人：罗门哈斯电子材料有限公司，
类型：发明
国别省市：US[美国]