非易失性动态随机存取存储设备制造技术

一种用于控制单位单元的非易失性动态随机存取存储器，包括：用于接收外部电压和产生具有各不同电平的多个内部电压的内部电压产生器；用于将多个内部电压的其中之一供应到字线、位线和电容器板线的开关模块；及用于控制开关模块的模式控制器。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储设备，尤其涉及一种非易失性动态随MM^i殳备(NVDRAM)及其操作方法。
技术介绍
一般而言，半导M^i更备可以分成随M取存储器(以下简称RAM)和只读存储器(以下简称ROM) 。 RAM是易失性的，而ROM则是非易失性的。换言之，即使移走电源，ROM还能保持存储的数据，但是，若移走电源，则RAM就不能保持存储的数据。已t艮的许多RAM采用场效晶体管的存储电荷能力的优点，而当作存储单元。此单元本质上可以是动态的或静态的。众所周知，动态单元可以只釆用一个场效晶体管，而静态单元则可以正反组态排列。因为当供应到存储器的电源供电电压失去或关闭时，存储在这些单元中的信息就会失去，所以这几种单元称为易失性单元。在必需保持存储的易失信息的情形下，必需将替代性电源，如电池系统，连接到存储器，以在主电源失效的情形下使用。图1A为传统易失性动态RAM器件中的动态单元的电路图。如图所示，使用电容器Cap存储数据，即，逻辑高或低数据"l"或"0"。当M0S晶体管MOS通过字线电压Vg导通时，电容器Cap响应位线电压Vbl充电或放电。位线电压Vbl在逻辑高电平时，则电容器Cap被充电，即存储'1"。否则，电容器Cap放电，即存储"0"。在此，电容器Cap的板线由板线电压Vcp供应。 一般而言，板线电压Vcp为0 V或供电电压的一半。同时，为了不用替代性电源就能保持信息，习知的器件能提供可变阈值电压，如具有金属-氮化物-氧化物-硅(MNOS)的场效晶体管和具有浮动栅极的场效晶体管，而且也能长期以非易失方式存储信息。通过将非易失性器件并入存储单元，当主电源发生电源中断或失效时，不需要*或替代性电源，以保留信息，就可以提供正常^Mt的挥发性单元。使用非易失性MN0S晶体管或相关器件的非易失性存储单元能够保留易失性地存储在单元中的信息一段适当的时间周期。但是，这些器件需要高压脉冲，用于写入和擦除信息。下面，将参考美国专利，详细说明传统非易失性动态单元。例如， 一篇由J. J. Chang和R. A. Kenyon在1975年10月28日发表，专利技术名称为"DYNAMIC MEMORY WITH NON-VOLATILEBACK-UPMODE"的常被引用的美国专利第3, 916， 390号，其揭露了使用二氧化硅和氮化硅构成的双绝缘体的使用，以便电源失效时非易失性地存储信息。另一个能够通过使用NMOS结构存储非易失性信息的动态单元的范例，包括一篇由K. U. Stein等人在1977年10月25日发表，其专利技术名称为"DYNAMIC SINGLE-TRANSISTOR MEMORYELEMENT FOR RELATIVELY PERMANENT MEMORIES"的美国专利第4， 055， 837号，和一篇由W. Spence在1979年11月20日发表，专利技术名称为"NON-VOLATILE RANDOM ACCESS MEMORY CELL"的美国专利第4, 175, 291号。这些具有非易失能力的动态单元可以有令人满意的操作。但是，它们通常需要较大的单元面积，较高的电压，用于挥发性操作模式或^#内存。在一篇由DiMaria和Donelli J.在1984年发表，其专利技术名称为"NON-VOLATILE RAM EDVICE"的美国专利第4， 471， 471号中，提供一种具有多个场效晶体管DRAM浮动栅极的非易失性动态随机存取5存储器(NVDRAM),其具有非易失性存储器的特征。NVDRAM使用浮动栅极，用于在电源失效时非易失性地存储信息，而且利用传输门上的双电子注入体堆栈结构(DEIS)，用于在电源恢复之后可以恢复数据。此种单元主要的缺点为因为DEIS堆栈结构位于单元的位线侧上方，所以在所有单元中的数据都不可以从电容器并联传输到浮动栅极。该数据要先通过导通传输晶体管，然后再感测供应在位线上的电压读取。为了克服上述的缺点，Acovic等A^ 1994年7月19日发表一篇名为"NON-VOLATILE DRAM CELL"的美国专利第5， 331， 188号，其中揭露一种紧密的单晶体管非易失性DRAM单元及其制造方法。在此由Acovic等人的专利中，DRAM单元具有位于存储节点和浮动栅极之间的信道氧化物或双电子注入体结构，用于当紧密的单晶体管结构的电源中断时，可以保留非易失性数据。但是，在上述的DRAM单元中，电容器的板线电压连接到接地电压。电容器的电场只通过供应到字线和位线的电压产生。因此，浮动栅极应该包括两层，而且DRAM单元的尺寸该增加。此外，该DRAM单元的制造方法和工艺会更复杂。与板线电压可以调整的DRAM单元相较，因为字线和位线应该要供应相当高的电压，所以NVDRAM会消耗较大的功率。
技术实现思路
因此，本专利技术的目的是提供一种驱动非易失性动态随M^储器(NVDRAM)的装置及方法，其中NVDRAM具有板线电压可以调整的DRAM单元。根据本专利技术的一方面，提供了一种包括在非易失性动态随*取存储器(NVDRAM)中的单位单元，其包括连接到字线的控制栅极层；用于存储数据的电容器；用于将电容器中的存储数据传输到位6线的浮动晶体管，该浮动晶体管的^t极为单层且作为临时的数据存储点；及位于控制栅极层和浮动晶体管的栅极之间的第一绝缘层，其中供应到浮动晶体管的本体的电压是可控制的。才艮据本专利技术的另一方面，提供了一种包括在非易失性动态随机存取存储器(NVDRAM)中的单位单元，其包括由金属制成且连接到字线的控制栅极层；用于存储数据的电容器；及用于将电容器中的存储数据传输到位线的浮动晶体管，该浮动晶体管的栅极为氮化物单层且作为临时的数据存储点，其中供应到浮动晶体管的本体的电压是可控制的。根据本专利技术的另一方面，提供了一种用于控制单位单元的非易失性动态随M取存储器(NVDRAM),其包括用于接收外部电压和产生具有各不同电平的多个内部电压的内部电压产生器；用于将多个内部电压的其中之一供应到字线、位线和电容器板线的开关模块；及用于控制开关模块的模式控制器。根据本专利技术的另一方面，提供了一种用于操作具有多个存储单元，且各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随M取存储器(NVDRAM)的方法，其包括下列步骤(A)对所有存储单元的电容器充逻辑高电平数据；及(B)对具有其浮动栅极存储有逻辑高电平数据的晶体管的存储单元中的电容器放电。该方法还包括刷新多个电容器的步骤(C)。在该方法中通过使用一些字线和位线，将多个存储单元排列成矩阵，步骤(C) 一行一行地执行。在该方法中，步骤(A)包括下列步骤(A-l)对连接到多个存储单元的某一字线供应第一阈值电压，以导通所有存储单元中的浮动晶体管；(A-2)将逻辑高电平数据写在连接到字线的存储单元的电容器中；及(A-3)重复步骤(A-l)和(A-2)，直到在多个存储单元中的所有电容器都充到逻辑高电平数据的电压电平。根据本专利技术的另一方面，提供了一种用于操作具有多个存储单元，且各单元都具有一个电容器和一个具有浮动^^极的晶体管的非易失性动态随M取存储器(NVDRAM)的方法，其包括下列步骤(A)向字线供应由下列方程式所定义的电压V,Vblp+(Vth_H+Vth-L)/2，其中本文档来自技高网...

【技术保护点】
一种用于控制单位单元的非易失性动态随机存取存储器（ＮＶＤＲＡＭ），包括：　用于接收外部电压和产生具有各不同电平的多个内部电压的内部电压产生器；　用于将多个内部电压的其中之一供应到字线、位线和电容器板线的开关模块；及　用于控 制开关模块的模式控制器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：安进弘，洪祥熏，朴荣俊，李相敦，金一旭，裵基铉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]