本发明专利技术所涉及的NOR闪存存储器的刷新方法中用于在闪存单元的刷新中产生新的页地址，所述NOR闪存存储器中的闪存单元分为多个阵列，每个阵列包含多个块，每个块包含多个字线，每个字线包含多个页，所述刷新包括：从闪存单元的阵列的起始页地址开始，基于闪存单元的阵列的页地址，通过验证和扫描来判定是否存在需要刷新的闪存单元的第一步骤；依次产生新的页地址，对于新产生的每个页地址重复所述第一步骤的步骤；以及对于在所述第一步骤中判定为需要进行刷新的闪存单元，利用刷新程序进行刷新的第二步骤，所述NOR闪存存储器的刷新方法基于前一次的页地址以乱序方式产生下一个页地址。前一次的页地址以乱序方式产生下一个页地址。前一次的页地址以乱序方式产生下一个页地址。
【技术实现步骤摘要】
NOR闪存存储器的刷新方法及装置
[0001]本专利技术涉及用于NOR闪存存储器的刷新方法及装置。
技术介绍
[0002]半导体存储器是现代信息处理系统中不可缺少的组成部分，闪存(flash memory)是当前最为通用的非易失性存储器，根据记忆单元阵列结构和读写方式的不同，当前的闪存主要分为NOR型闪存和NAND型闪存两种类型。闪存的基本操作包括写入(program)、擦除(erase)与读取(read)，其中，写入与擦除分别对应闪存的fg(浮栅层)或ONO(氧化硅
‑
氮化硅
‑
氧化硅)层的充电、放电过程。
[0003]闪存芯片存储区域为了节约芯片面积，一般都采用物理集中放置，构成一个存储矩阵，然后在逻辑上分成很多块。这个结构决定了当对其中的一个块进行擦除操作时，由于物理上这个块和周围的块衬底和源区是相连的，因此往往会对相邻的其它块产生影响。通常，为了避免块“存储单元”过擦除，一般在擦除操作之前都做一次预编程，这样将需要擦除的块的全部“存储单元”中的“1”的部分全部变为“0”，然后再对需要擦除的块进行擦除操作。由于块之间“存储单元”的衬底和源区是相连接的，导致预编程、过擦除纠正编程、软编程等都会对相邻的不需要擦除的块产生影响，只要影响时间足够就会改变“存储单元”的数据，发生擦除扰动。
技术实现思路
[0004]专利技术所要解决的技术问题
[0005]对于一个NOR闪存存储器，按其容量大小将其中的闪存单元(flash cell)分为若干个阵列(array)，每个阵列(array)中的闪存单元(flash cell)共享一个衬底，若干个单元的栅极连接同一根字线(wordline)，擦除(erase)操作的单位为一个簇(sector)(4KB)或一个块(block)(32/64KB)，一个阵列(array)中有若干个块(block)(64KB)。
[0006]通常情况下，SLC NOR闪存的擦除(erase)操作中，擦除(erase)脉冲过程中衬底的高电压(约+10V)会对同一个阵列(array)中未选中的字线(wordline)上的闪存单元(flash cell)产生累积性的扰动，导致未选中的字线(wordline)上被编程的闪存单元(flash cell)的阈值电压逐渐降低，直至低于读取电压Vrd而导致数据错误，因此需要在擦除(erase)算法过程中加入刷新子算法，将被编程的闪存单元(flash cell)重新编程，使其阈值电压高于某一特定值以抵消扰动的效果。然而，在利用传统的刷新方法进行刷新时，在严重擦除扰动下，有可能重复刷新优先的块(block)，而无法刷新所有的块(block)，受影响的闪存单元(flash cell)因无法得到刷新而导致读取失败，从而产生问题。
[0007]本专利技术是为了解决上述问题而完成的，其目的在于提供一种用于NOR闪存存储器的刷新方法及装置，其在刷新算法的扫描顺序上进行了改进，使得算法不会优先刷新先扫描的块(block)，而是按更均等的几率刷新每个块(block)，从而使刷新算法效率更高，有助于提高整体擦除(erase)操作的性能。
[0008]解决技术问题所采用的技术方案
[0009]本专利技术的一个实施方式所涉及的用于NOR闪存存储器的刷新方法用于在闪存单元的刷新中产生新的页地址，所述NOR闪存存储器中的闪存单元分为多个阵列，每个阵列包含多个块，每个块包含多个字线，每个字线包含多个页，所述刷新包括：从闪存单元的阵列的起始页地址开始，基于闪存单元的阵列的页地址，通过验证和扫描来判定是否存在需要刷新的闪存单元的第一步骤；依次产生新的页地址，对于新产生的每个页地址重复所述第一步骤的步骤；以及对于在所述第一步骤中判定为需要进行刷新的闪存单元，利用刷新程序进行刷新的第二步骤，所述NOR闪存存储器的刷新方法基于前一次的页地址以乱序方式产生下一个页地址。
[0010]本专利技术的第二方式所涉及的用于NOR闪存存储器的刷新方法在第一方式中，优选为，所述页地址通过块地址、字线地址和页子地址按顺序组合而得到。
[0011]本专利技术的第三方式所涉及的用于NOR闪存存储器的刷新方法在第二方式中，优选为，所述NOR闪存存储器的每个阵列包含M个块，每个块包含N根字线，每根字线包含P个页，其中，M、N、P为自然数，所述页地址由[所述块地址，所述字线地址，所述页子地址]的形式组合而得到，其中，所述块地址为0到M
‑
1，所述字线地址为0到N
‑
1，所述页子地址为0到P
‑
1。
[0012]本专利技术的第四方式所涉及的用于NOR闪存存储器的刷新方法在第三方式中，优选为，产生新的所述页地址包括以下步骤：新的所述页子地址为旧的所述页子地址+1后除以P而得的余数，记录所述页子地址是否进位；若所述页子地址未发生进位，则新的所述块地址等于旧的所述块地址，否则新的所述块地址为旧的所述块地址+1后除以M而得的余数，记录所述块地址是否进位；若所述块地址未发生进位，则新的所述字线地址等于旧的所述字线地址，否则新的所述字线地址为旧的所述字线地址加上字线偏移后除以N而得的余数；将新的所述块地址、新的所述字线地址与新的所述页子地址按顺序组合得到新的所述页地址。
[0013]本专利技术的第五方式所涉及的用于NOR闪存存储器的刷新方法在第三方式中，优选为，所述M为16，所述N为64，所述P为4。
[0014]本专利技术的第六方式所涉及的用于NOR闪存存储器的刷新方法在第四方式中，优选为，所述字线偏移为扫描字线的间隔。
[0015]本专利技术的第七方式所涉及的用于NOR闪存存储器的刷新方法在第六方式中，优选为，所述字线偏移设为1、2、4或8。
[0016]本专利技术的第八方式所涉及的装置用于执行第一至第七方式中任一项所述的用于NOR闪存存储器的刷新方法。
[0017]专利技术效果
[0018]根据本专利技术，在刷新算法的扫描顺序上进行了改进，使得算法不会优先刷新先扫描的块(block)，而是按更均等的几率刷新每个块(block)，使刷新算法效率更高，有助于提高整体擦除(erase)操作的性能。
附图说明
[0019]图1是示出擦除(erase)算法过程中的刷新子算法的步骤的流程图。
[0020]图2是刷新子算法中的地址产生算法的图，是示出现有的根据当前页(page)地址在同一个阵列(array)范围内产生下一个页(page)地址的算法的示意图。
[0021]图3是刷新子算法中的地址产生算法的图，是示出本专利技术所涉及的根据当前页(page)地址在同一个阵列(array)范围内产生下一个页(page)地址的算法的示意图。
具体实施方式
[0022]以下，参照附图，对本专利技术进行详细说明。
[0023]一、关于擦除(erase)算法过程中的刷新子算法
[0024]图1是示出擦除(erase)算法过程中的刷新子算法的步骤的流程图。下面参照图1进行详细说明本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种NOR闪存存储器的刷新方法，用于在闪存单元的刷新中产生新的页地址，所述NOR闪存存储器中的闪存单元分为多个阵列，每个阵列包含多个块，每个块包含多个字线，每个字线包含多个页，所述刷新包括：从闪存单元的阵列的起始页地址开始，基于闪存单元的阵列的页地址，通过验证和扫描来判定是否存在需要刷新的闪存单元的第一步骤；依次产生新的页地址，对于新产生的每个页地址重复所述第一步骤的步骤；以及对于在所述第一步骤中判定为需要进行刷新的闪存单元，利用刷新程序进行刷新的第二步骤，所述NOR闪存存储器的刷新方法的特征在于，基于前一次的页地址以乱序方式产生下一个页地址。2.如权利要求1所述的NOR闪存存储器的刷新方法，其特征在于，所述页地址通过块地址、字线地址和页子地址按顺序组合而得到。3.如权利要求2所述的NOR闪存存储器的刷新方法，其特征在于，所述NOR闪存存储器的每个阵列包含M个块，每个块包含N根字线，每根字线包含P个页，其中，M、N、P为自然数，所述页地址由[所述块地址，所述字线地址，所述页子地址]的形式组合而得到，其中，所述块地址为0到M
‑
1，所述字线地址为0到N
...
【专利技术属性】
技术研发人员：孙天宇，
申请(专利权)人：东芯半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。