半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置及其制造方法。所述半导体装置包括：沟槽，其形成在衬底中；栅电介质层，其覆盖沟槽的侧壁和底表面；第一栅电极，其间隙填充在栅电介质层之上的沟槽的底部；第二栅电极，其在第一栅电极之上包括与第一栅电极相同的金属氮化物，并掺杂有低功函数调整元素；缓冲层，其覆盖第二栅电极的顶表面和暴露在第二栅电极之上的栅电介质层；以及覆盖层，其间隙填充在缓冲层之上的沟槽的另一部分。分。分。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年3月10日提交的韩国专利申请第10
‑
2022
‑
0029939的优先权，其全部内容通过引用合并入本文中。


[0003]本专利技术的实施例总体上涉及一种半导体装置和制造该半导体装置的方法，更具体地说，涉及一种包括掩埋栅的半导体装置和制造该半导体装置的方法。

技术介绍

[0004]随着电子工业的高度发展，对高度集成的半导体装置的需求也在增加。这就产生了新的挑战，如用于限定精细图案的曝光工艺的工艺余量减小，使得制造半导体装置的难度越来越大。此外，随着电子工业的发展，对高速半导体装置的需求也在增加。目前正在进行各种研究，以满足对半导体装置的高集成度和/或高速度的要求。

技术实现思路

[0005]本专利技术的实施例涉及一种具有改进的电气特性的半导体装置和制造该半导体装置的方法。
[0006]根据本专利技术的一个实施例，一种半导体装置包括：沟槽，其形成在衬底中；栅电介质层，其覆盖所述沟槽的侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：沟槽，其形成在衬底中；栅电介质层，其覆盖所述沟槽的侧壁和底表面；第一栅电极，其位于所述栅电介质层之上，间隙填充所述沟槽的底部；第二栅电极，其位于所述第一栅电极之上，包括与所述第一栅电极相同的金属氮化物，并且掺杂有低功函数调整元素；缓冲层，其覆盖所述第二栅电极的顶表面和暴露于所述第二栅电极之上的栅电介质层；以及覆盖层，其在所述缓冲层之上间隙填充所述沟槽。2.根据权利要求1所述的半导体装置，其中，所述缓冲层包括电介质材料。3.根据权利要求1所述的半导体装置，其中，所述缓冲层包括氮化硅。4.根据权利要求1所述的半导体装置，其中，所述缓冲层和所述覆盖层包括相同的材料。5.根据权利要求1所述的半导体装置，其中，所述第一栅电极和所述第二栅电极包括氮化钛。6.根据权利要求1所述的半导体装置，其中，所述低功函数调整元素包括镧。7.根据权利要求1所述的半导体装置，进一步包括：扩散阻挡层，其位于所述第一栅电极与所述第二栅电极之间。8.根据权利要求7所述的半导体装置，其中，所述扩散阻挡层包括具有比所述第一栅电极更致密的膜质的金属材料。9.根据权利要求7所述的半导体装置，其中，所述扩散阻挡层包括与所述第一栅电极和所述第二栅电极相同的金属氮化物。10.根据权利要求7所述的半导体装置，其中，所述扩散阻挡层包括通过物理气相沉积工艺形成的氮化钛。11.根据权利要求1所述的半导体装置，进一步包括：源极/漏极区，其形成在所述沟槽的两侧上所述衬底中。12.一种制造半导体装置的方法，包括：在衬底中形成沟槽；形成覆盖所述沟槽的侧壁和底表面的栅电介质层；在所述栅电介质层之...

【专利技术属性】
技术研发人员：金东洙，权世汉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：