半导体元件及其形成方法技术

一种半导体元件及其形成方法，其中该半导体元件包括具有第一导电类型的衬底、设置于衬底上的外延层、设置于外延层中的掺杂区、以及设置穿过掺杂区并延伸进入外延层中的栅极电极。外延层具有第一导电类型，而掺杂区具有第二导电类型，第二导电类型不同于第一导电类型。栅极电极包括具有第一尺寸的第一结构和于第一结构之上的第二结构。第二结构包括主体部和于主体部之下的凸出部，其中主体部具有第二尺寸，第二尺寸大于第一尺寸，而凸出部具有第一尺寸。一尺寸。一尺寸。

【技术实现步骤摘要】
半导体元件及其形成方法


[0001]本专利技术实施例是关于半导体元件及其形成方法，特别是关于“分离栅极(split
‑
gate)”的设计及其形成方法。

技术介绍

[0002]传统的金属氧化物半导体场效晶体管(metal
‑
oxide semiconductor field effect transistor,MOSFET)为受欢迎的分离式功率元件。特定的功率元件(具有垂直扩散配置的元件)具有PN接面结构，其以N型的飘移区(drift region)和上方的P型掺杂区所构成。PN接面结构主要是用来承受施加于传统的金属氧化物半导体场效晶体管的电压。当改善金属氧化物半导体场效晶体管的操作电压时，需要较少的掺杂浓度和较厚的N型飘移区。用来改善PN接面结构所承受的电压的方式导致传统的金属氧化物半导体场效晶体管的较大的导通电阻(on
‑
resistance)。传统的金属氧化物半导体场效晶体管的导通电阻受限于N型飘移区的掺杂浓度和厚度。
[0003]垂直扩散的配置具有在电路中用掉较少空间的优势。然而，由于垂直扩散的配置，N型飘移区的厚度可能会影响元件的整体性能。尽管增加N型飘移区的厚度可改善操作电压，从而提升击穿电压，这样做也可能增加导通电阻，而导致更高的热和更大的功率损失(power loss)。换言之，需在击穿电压和导通电阻之间做取舍。因此，需要提出创新的方法来解决取舍的问题。

技术实现思路

[0004]在一实施例中，一种半导体元件包括具有第一导电类型的衬底、设置于衬底上的外延层、设置于外延层中的掺杂区、以及设置穿过掺杂区并延伸进入外延层中的栅极电极。外延层具有第一导电类型，而掺杂区具有第二导电类型，第二导电类型不同于第一导电类型。栅极电极包括具有第一尺寸的第一结构和于第一结构之上的第二结构。第二结构包括主体部和于主体部之下的凸出部，其中主体部具有第二尺寸，第二尺寸大于第一尺寸，而凸出部具有第一尺寸。
[0005]在另一实施例中，一种半导体元件的形成方法包括提供衬底和于衬底上的外延层；形成掺杂区于外延层中；以及形成栅极沟槽穿过掺杂区并延伸进入外延层中。栅极沟槽包括第一开口和于第一开口之下的第二开口。第一开口具有第一宽度，而第二开口具有第二宽度，第二宽度小于第一宽度。半导体元件的形成方法更包括以金属材料填入第二开口；回蚀金属材料成为栅极电极的第一结构，其中第一结构的顶面低于第二开口的顶部；沉积栅极介电层于第一结构的顶面上，其中栅极介电层的位置低于第二开口的顶部；以及形成栅极电极的第二结构于栅极介电层上并填入第二开口的剩余部分和第一开口。
[0006]在传统的设计中，电场可能集中靠近栅极电极的底部。创新设计的“分离栅极”特征可将电场驱赶至漏极端，以提升击穿电压。较大尺寸栅极结构的凸出部可进一步抑制导通电阻。以所述特征，半导体元件可成功地增加击穿电压并同时减少导通电阻。
附图说明
[0007]以下将配合所附图式详述本专利技术实施例的各面向。值得注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本专利技术实施例的特征。
[0008]图1是根据本专利技术的一些实施例，半导体元件的剖面示意图。
[0009]图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K是根据本专利技术的一些实施例，在制造半导体元件的中间阶段的剖面示意图。
[0010]附图标号
[0011]10:半导体元件
[0012]100:衬底
[0013]110:外延层
[0014]120:掺杂区
[0015]130:井区
[0016]140:栅极沟槽
[0017]140A:第一开口
[0018]140B:第二开口
[0019]150:栅极介电层
[0020]150A:第一部分
[0021]150B:第二部分
[0022]150C:第三部分
[0023]160:栅极电极
[0024]160A:第一结构
[0025]160B:第二结构
[0026]200:层间介电层
[0027]210:源极沟槽
[0028]220:掺杂接触区
[0029]230:源极电极
[0030]240:漏极电极
[0031]D:总深度
[0032]D1:第一深度
[0033]D2:第二深度
[0034]E:凸出深度
[0035]M1:第一台面宽度
[0036]M2:第二台面宽度
[0037]P:节距
[0038]W1:第一宽度
[0039]W2:第二宽度
具体实施方式
[0040]以下专利技术提供了许多不同的实施例或范例，用于实施本专利技术的不同部件。组件和配置的具体范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例来说，叙述中提及第一部件形成于第二部件之上，可包括形成第一和第二部件直接接触的实施例，也可包括额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。
[0041]应理解的是，额外的操作步骤可实施于所述方法之前、之间或之后，且在所述方法的其他实施例中，部分的操作步骤可被取代或省略。
[0042]此外，与空间相关用词，例如“在
…
下方”、“下方”、“较低的”、“在
…
上方”、“上方”、“较高的”和类似用语可用于此，以便描述如图所示一元件或部件和其他元件或部件之间的关系。这些空间用语企图包括使用或操作中的装置的不同方位，以及图式所述的方位。当装置被转至其他方位(旋转90
°
或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。
[0043]在本专利技术实施例中，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的
±
20％之内，或
±
10％之内，或
±
5％之内，或
±
3％之内，或
±
2％之内，或
±
1％之内，或甚至
±
0.5％之内。在此给定的数量为大约的数量。亦即，在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
[0044]除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与所属
中具有通常知识者所通常理解的相同涵义。应能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本专利技术的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本专利技术实施例中有特别定义。
[0045]以下所专利技术的不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以主导所讨论的各种实施例及/或结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包括：一衬底，具有一第一导电类型；一外延层，设置于该衬底上，其中该外延层具有该第一导电类型；一掺杂区，设置于该外延层中，其中该掺杂区具有一第二导电类型，该第二导电类型不同于该第一导电类型；以及一栅极电极，设置穿过该掺杂区并延伸进入该外延层中，其中该栅极电极包括：一第一结构，具有一第一尺寸；以及一第二结构，于该第一结构之上，其中该第二结构包括一主体部和一凸出部，该凸出部于该主体部之下，其中该主体部具有一第二尺寸，该第二尺寸大于该第一尺寸，而该凸出部具有该第一尺寸。2.如权利要求1所述的半导体元件，其特征在于，更包括一栅极介电层，其中该栅极介电层包括：一第一部分，设置于该第一结构的相对两侧和底部上；一第二部分，设置于该第一结构和该第二结构的该凸出部之间；以及一第三部分，设置于该第二结构的相对两侧上。3.如权利要求1所述的半导体元件，其特征在于，该第二结构的该凸出部是垂直地位于该第一结构和该第二结构的该主体部之间。4.如权利要求1所述的半导体元件，其特征在于，更包括一井区，设置于该掺杂区中，其中该井区具有该第一导电类型。5.如权利要求4所述的半导体元件，其特征在于，该栅极电极的该第二结构的该主体部设置穿过该井区并延伸进入该掺杂区中。6.如权利要求1所述的半导体元件，其特征在于，该栅极电极的该第二结构的该凸出部是完全地设置于该掺杂区中。7.如权利要求1所述的半导体元件，其特征在于，该栅极电极的该第一结构是设置横越该掺杂区和该外延层。8.如权利要求1所述的半导体元件，其特征在于，更包括一层间介电ILD层，设置于该外延层和该栅极电极上。9.如权利要求8所述的半导体元件，其特征在于，更包括一源极电极，设置穿过该层间介电层并延伸进入井区中。10.如权利要求9所述的半导体元件，其特征在于，更包括一掺杂接触区，于该源极电极之下并延伸进入该掺杂区中，其中该掺杂接触区具有该第二导电类型。11.如权利要求1所述的半导体元件，其特征在于，更包括一漏极电极，设置于该衬底...

【专利技术属性】
技术研发人员：赛沙瓦尔，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：