半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及一种半导体装置和制造该半导体装置的方法。该半导体装置包括：衬底，其包括栅沟槽；栅电介质层，其沿着栅沟槽的侧壁和底表面形成；高功函数层和下栅电极，其在栅电介质层之上填充栅沟槽的底部部分；上栅电极，其在下栅电极之上，包括低功函数调整元素，并且包括与下栅电极的材料相同的金属氮化物；以及覆盖层，其在上栅电极之上间隙填充栅沟槽的其它部分。它部分。它部分。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年3月10日提交的韩国专利申请第10
‑
2022
‑
0030017的优先权，其全部内容通过引用合并入本文中。


[0003]本专利技术的各种实施例涉及一种半导体装置和制造该半导体装置的方法，并且更具体地说，涉及一种包括掩埋栅的半导体装置和制造该半导体装置的方法。

技术介绍

[0004]对更高集成度的半导体装置的需求正在增加。然而，这引起了各种需要解决的问题，例如，用于限定精细图案的曝光工艺的工艺余量减小，使得实现半导体装置越来越困难。此外，随着电子工业的发展，对高速半导体装置的需求也在增加。为了满足对半导体装置的高集成度和/或高速度的要求，已经进行了各种研究和建议，然而，还需要进一步的改进。

技术实现思路

[0005]本专利技术的实施例涉及一种具有改进的电气特性的半导体装置和一种制造该半导体装置的方法。
[0006]根据本专利技术的一个实施例，一种半导体装置包括：衬底，其包括栅沟槽；栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：衬底，其包括栅沟槽；栅电介质层，其沿着所述栅沟槽的侧壁和底表面形成；高功函数层和下栅电极，其在所述栅电介质层之上填充所述栅沟槽的底部部分；上栅电极，其在所述下栅电极之上，包括低功函数调整元素，并且包括与所述下栅电极的材料相同的金属氮化物；以及覆盖层，其在所述上栅电极之上间隙填充所述栅沟槽的另一部分。2.根据权利要求1所述的半导体装置，其中，所述高功函数层共形地形成在所述栅电介质层之上。3.根据权利要求1所述的半导体装置，其中，所述高功函数层包括金属氧化物或金属氮化物。4.根据权利要求1所述的半导体装置，其中，所述高功函数层包括氧化钛、氧化铝和氮化钛铝中的至少一种。5.根据权利要求1所述的半导体装置，其中，所述下栅电极包括氮化钛。6.根据权利要求1所述的半导体装置，其中，所述低功函数调整元素包括磷或镧。7.根据权利要求1所述的半导体装置，进一步包括：扩散阻挡层，其在所述下栅电极与所述上栅电极之间。8.根据权利要求1所述的半导体装置，进一步包括：源极/漏极区，其形成于所述衬底中，在所述栅沟槽的两侧。9.根据权利要求8所述的半导体装置，其中，所述下栅电极的顶表面位于比所述源极/漏极区的底表面低的水平处。10.根据权利要求8所述的半导体装置，其中，所述源极/漏极区与所述上栅电极的部分或全部在水平方向上重叠。11.一种半导体装置，包括：衬底，其包括栅沟槽；栅电介质层，其沿着所述栅沟槽的侧壁和底表面形成；高功函数层和下栅电极，其在所述栅电介质层之上填充所述栅沟槽的底部部分；低功函数层和上栅电极，其所述下栅电极之上填充所述栅沟槽的一部分；以及覆盖层，其在所述上栅电极和所述低功函数层之上间隙填充所述栅沟槽的另一部分。12.根据权利要求11所述的半导体装置，进一步包括低功函数诱导层，所述低功函数诱导层设置在所述下栅电极与所述上栅电极之间。13.根据权利要求12所述的半导体装置，其中，所述低功函数诱导层和所述低功函数层是连续的。14.根据权利要求12的半导体装置，其中，所述低功函数层包括氧化镧和栅电介质层的反应物。15.根据权利要求11所述的半导体装置，其中，所述低功函数层包括硅酸镧。16.根据权利要求11所述的半导体装置，其中，所述低功函数层包括镧扩散的氧化硅。17.根据权利要求12所述的半导体装置，其中，所述低功函数诱导层是氧化镧。18.根据权利要求11所述的半导体装置，进一步包括：
扩散阻挡层，其形成在所述下栅电极与所述上栅电极之间。19.根据权利要求12所述的半导体装置，进一步包括：源极/漏极区，其形成于所述衬底中，在所述栅沟槽两侧。20.一种用于制造半导体装置的方法，包括：在衬底中形成栅沟槽；沿着所述栅沟槽的侧壁和底表面形成栅电介质层；在所述栅电介质层之上形成填充所述栅沟槽的底部部分的高功函数层和下栅电极；在所述下...

【专利技术属性】
技术研发人员：金东洙，权世汉，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：