用于选择三维存储器阵列中的块的横向晶体管和其形成方法技术

一种三维存储器装置包含绝缘层和导电层的交替堆叠、延伸穿过存储器阵列区中的所述交替堆叠的包含相应竖直半导体通道和存储器元件的相应竖直堆叠的存储器开口填充结构、在台阶区中的每一阶梯处接触所述导电层的阶梯式表面的通孔接触结构，和位于所述台阶区与所述存储器阵列区之间的存取晶体管的竖直堆叠。存储器阵列区之间的存取晶体管的竖直堆叠。存储器阵列区之间的存取晶体管的竖直堆叠。

【技术实现步骤摘要】
【国外来华专利技术】用于选择三维存储器阵列中的块的横向晶体管和其形成方法
[0001]相关申请
[0002]本申请要求2021年2月16日提交的第17/176,829号美国非临时申请的优先权益，所述美国非临时申请的全部内容以引用的方式并入本文中。


[0003]本公开大体上涉及半导体装置领域，且具体地说涉及采用横向晶体管以用于选择块的三维存储器装置和其制造方法。

技术介绍

[0004]在T.Endoh等人的标题为“具有堆叠包围栅极晶体管(S
‑
SGT)结构化单元的新型超高密度存储器(Novel Ultra High Density Memory With A Stacked
‑
Surrounding Gate Transistor(S
‑
SGT)Structured Cell)”(IEDM学报(2001)33
‑
36)的论文中公开了每单元具有一个位的三维竖直NAND串。

技术实现思路

[0005]根据本公开的一方面，三维存储器装置包括位于衬底上方的绝缘层和复合材料层的交替堆叠；其中所述交替堆叠包括通过多个背侧沟槽彼此横向间隔开的指形件区和邻接到所述指形件区中的每一者的台阶区；所述指形件区沿着第一水平方向横向延伸且沿着垂直于所述第一水平方向的第二水平方向横向间隔开，且所述台阶区沿着所述第二水平方向横向延伸；每一复合材料层的位于所述指形件区中的相应一者内的部分包括相应第一导电层和相应有源半导体区，所述有源半导体区具有接触所述相应第一导电层的第一半导体表面；每一复合材料层的位于所述台阶区中的部分包括相应第二导电层，所述第二导电层接触与所述衬底竖直地间隔开相同竖直分离距离的有源半导体区集合的第二半导体表面。所述装置还包含被所述第一导电层中的相应一者横向包围的存储器元件的三维阵列；以及包含所述有源半导体区和栅电极的场效应晶体管的二维阵列，所述栅电极被配置成将所述第一导电层中的每一者与所述第二导电层中的相应一者电连接或电抑制。
[0006]根据本公开的另一方面，三维存储器装置包含绝缘层和导电层的交替堆叠、延伸穿过存储器阵列区中的所述交替堆叠的包含相应竖直半导体通道和存储器元件的相应竖直堆叠的存储器开口填充结构、在台阶区中的每一阶梯处接触所述导电层的阶梯式表面的通孔接触结构，和位于所述台阶区与所述存储器阵列区之间的存取晶体管的竖直堆叠。
[0007]根据本公开的另一方面，形成半导体结构的方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；通过所述交替堆叠形成存储器元件的三维阵列，其中存储器元件中的每一者被所述牺牲材料层中的相应一者横向包围；形成沿着第一水平方向横向延伸穿过所述交替堆叠的背侧沟槽，其中所述交替堆叠被划分成通过所述背侧沟槽彼此横向间隔开的指形件区和邻接到所述指形件区的末端部分的台阶区；使用第一导电层替换牺牲材料层的位于存储器阵列区内的部分且使用第二导电层替换牺牲材料层的位于台阶区内的部
分；使用有源半导体区替换位于存取晶体管区中的牺牲材料层的部分，所述存取晶体管区位于台阶区与存储器阵列区之间；形成竖直地延伸穿过有源半导体区的栅极通孔腔；以及在所述通孔腔中的每一者中形成栅极电介质和竖直栅电极。
附图说明
[0008]图1A是根据本公开的实施例的在半导体衬底上形成半导体装置、下部层级电介质材料层、下部层级金属互连结构和处理中源极层级材料层之后的示例性结构的竖直横截面图。图1B是图1A的示例性结构的一部分的放大视图。
[0009]图2是根据本公开的实施例的在形成绝缘层和牺牲材料层的交替堆叠之后的示例性结构的竖直横截面图。
[0010]图3A是根据本公开的实施例的在形成阶梯式表面和逆向阶梯式电介质材料部分之后的示例性结构的竖直横截面图。
[0011]图3B是沿着图3A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0012]图3C是沿着图3B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0013]图4A是根据本公开的实施例的在形成支撑柱结构之后的示例性结构的竖直横截面图。
[0014]图4B是沿着图4A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0015]图4C是沿着图4B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0016]图5A是根据本公开的实施例的在形成存储器开口之后的示例性结构的竖直横截面图。
[0017]图5B是沿着图5A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0018]图5C是沿着图5B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0019]图6A到6G是根据本公开的实施例的在其中形成存储器堆叠结构、任选的电介质芯和漏极区期间的示例性结构内的存储器开口的连续示意性竖直横截面图。
[0020]图7A是根据本公开的实施例的在形成存储器开口填充结构之后的示例性结构的竖直横截面图。
[0021]图7B是沿着图7A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0022]图7C是沿着图7B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0023]图8A是根据本公开的实施例的在形成背侧沟槽之后的示例性结构的竖直横截面图。
[0024]图8B是沿着图8A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0025]图8C是沿着图8B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0026]图9A到9E示出根据本公开的实施例的在形成源极层级材料层期间的存储器开口填充结构和背侧沟槽的循序竖直横截面图。
[0027]图10A是根据本公开的实施例的在形成掩蔽材料之后的示例性结构的竖直横截面图。
[0028]图10B是沿着图10A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0029]图10C是沿着图10B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0030]图11A是根据本公开的实施例的在形成背侧凹部之后的示例性结构的竖直横截面
图。
[0031]图11B是沿着图11A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0032]图11C是沿着图11B的Z形竖直横截面C
‑
C'的示例性结构的上部区的竖直横截面。
[0033]图12A是根据本公开的实施例的在形成导电层之后的示例性结构的竖直横截面图。
[0034]图12B是沿着图12A的水平平面B
‑
B'的示例性结构的水平横截面图。
[0035]图12C是沿着图12B的Z形竖本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维存储器装置，其包括：位于衬底上方的绝缘层和复合材料层的交替堆叠；其中：所述交替堆叠包括通过多个背侧沟槽彼此横向间隔开的指形件区和邻接到所述指形件区中的每一者的台阶区；所述指形件区沿着第一水平方向横向延伸且沿着垂直于所述第一水平方向的第二水平方向横向间隔开，且所述台阶区沿着所述第二水平方向横向延伸；每一复合材料层的位于所述指形件区中的相应一者内的部分包括相应第一导电层和相应有源半导体区，所述有源半导体区具有接触所述相应第一导电层的第一半导体表面；每一复合材料层的位于所述台阶区中的部分包括相应第二导电层，所述第二导电层接触与所述衬底竖直地间隔开相同的竖直分离距离的有源半导体区的集合的第二半导体表面；被所述第一导电层中的相应一者横向包围的存储器元件的三维阵列；以及包含所述有源半导体区和栅电极的场效应晶体管的二维阵列，所述栅电极被配置成将所述第一导电层中的每一者与所述第二导电层中的相应一者电连接或电抑制。2.根据权利要求1所述的三维存储器装置，其进一步包括竖直地延伸穿过位于所述指形件区中的相应一者中的所述绝缘层和所述第一导电层的部分的存储器开口，其中：所述存储器元件的三维阵列包括存储器开口填充结构，包括相应竖直半导体通道和存储器元件的相应竖直堆叠的存储器开口填充结构位于所述存储器开口中的相应一者内，其中所述第一导电层包括存储器元件的所述竖直堆叠的字线。3.根据权利要求1所述的三维存储器装置，其中所述场效应晶体管的每一有源半导体区接触所述第一导电层中的相应一者且与所述第一导电层中的相应一者具有沿着竖直方向的相同高度，且所述场效应晶体管的每一有源半导体区与所述第一导电层中的所述相应一者具有沿着所述第二水平方向的相同宽度。4.根据权利要求1所述的三维存储器装置，其中：所述相应有源半导体区包括相应通道区、相应源极区和相应漏极区的连续组合；每一有源半导体区内源极区与通道区之间的每一界面包括所述源极区的竖直笔直且横向凸出的表面，所述表面接触所述通道区的第一竖直笔直且横向凹入的表面；且每一有源半导体区内漏极区与所述通道区之间的每一界面包括所述漏极区的竖直笔直且横向凸出的表面，所述表面接触所述通道区的第二竖直笔直且横向凹入的表面。5.根据权利要求1所述的三维存储器装置，其中所述栅电极竖直地延伸穿过有源半导体区的相应竖直堆叠、沿着所述第二水平方向横向间隔开，且被相应栅极电介质横向包围。6.根据权利要求5所述的三维存储器装置，其中所述栅电极中的每一者至少从包含所述第二导电层中的最顶部第二导电层的顶部表面的水平平面竖直地延伸且至少竖直地延伸到包含所述第二导电层中的最底部第二导电层的底部表面的水平平面。7.根据权利要求1所述的三维存储器装置，其中：所述栅电极中的每一者具有平行于所述第一水平方向的一对平坦侧壁；所述通道区中的每一者包括具有沿着所述第二水平方向的均匀宽度的片段；所述通道区中的每一者具有一对相应相邻源极区和漏极区之间沿着所述第一水平方
向的非均匀通道长度，所述非均匀通道长度沿着所述第二水平方向改变；且所述栅极电介质中的每一者接触至少一个通道区、至少一个源极区和至少一个漏极区的侧壁，且被半导体有源区中的至少一者横向包围。8.根据权利要求1所述的三维存储器装置，其中：所述第一导电层和所述第二导电层不含镍；且所述第一半导体表面和所述第二半导体表面包括浓度在百万分之一到1％范围内的镍原子。9.一种三维存储器装置，其包括：绝缘层和导电层的交替堆叠；延伸穿过存储器阵列区中的所述交替堆叠的包括相应竖直半导体通道和存储器元件的相应竖直堆叠的存储器开口填充结构；在台阶区中的每一阶梯处接触所述导电层的阶梯式表面的通孔接触结构；以及位于所述台阶区与所述存储器阵列区之间的存取晶体管的竖直堆叠。10.根据权利要求9所述的三维存储器装置，其中：每一导电层含有一个阶梯且对于多个存储器块仅与一个通孔接触结构接触；所述导电层...

【专利技术属性】
技术研发人员：富田翔伍，矢田信介，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：