一种三维相变存储器的制备方法及应用技术

本发明专利技术公开了一种三维相变存储器的制备方法及应用，属于微电子器件与存储器技术领域；深孔的刻蚀深度大于或等于第一金属导电层与叠层的厚度之和，使得第一金属导电层为围绕深孔的环形形状，在此基础上，对第一金属导电层施加脉冲信号，脉冲信号中任意相邻的两个脉冲的幅值不同，能够使沉积材料在深孔内生长的轴向速率远快于径向速率，进而能够实现在沿着深孔径向方向上从外到内依次基于电化学沉积制备得到相变单元层和第一电极层，形成径向多层结构；本发明专利技术充分发挥了电化学沉积高填孔能力，所得的结构中任意相邻两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠，集成度较高。集成度较高。集成度较高。

【技术实现步骤摘要】
一种三维相变存储器的制备方法及应用


[0001]本专利技术属于微电子器件与存储器
，更具体地，涉及一种三维相变存储器的制备方法及应用。

技术介绍

[0002]传统的相变存储器(PCM)已经逐渐不能满足大数据时代对高容量存储的需求，为了提高相变存储器的存储密度，PCM的三维堆叠作为一种已经商用化的器件结构，被广泛的研究。现有技术中相变存储器为了实现三维堆叠提高存储密度多采用多次沉积、图案化和刻蚀的方法，但随着堆叠层数提高，制备成本逐步上升。且当层数进一步上升由于应力的累计会对工艺提出进一步需求，成本将随堆叠层数迅速增加。为了解决堆叠方法局限性，有研究者提出类似NAND的3
‑
Dverticalchain
‑
cell
‑
type器件结构，通过一次沉积功能层降低工艺难度减少成本。这种结构集成度与一次沉积功能层的厚度成正比，孔径成反比。不过也由此提出了新的工艺挑战，也就是高深宽比的深孔沉积。
[0003]虽然先进的光刻工艺能够刻出纳米孔径的图形，常用的干法刻蚀工艺如等离子体刻蚀、离子束刻蚀和反应离子刻蚀方法也可以将纳米尺度的图形转移到二氧化硅等绝热材料上，但是高深宽比的纳米孔给后续的填充工艺带来了难题，常见的孔填充工艺主要利用薄膜沉积的技术，包括化学气相沉积(CVD)和物理气相沉积(PVD)方法，这些方法在将薄膜材料沉积到深孔中时都会面临同一个问题，即薄膜材料容易在深孔的开口处进行集中，易导致整个孔还未被填充完全时其开口被堵塞封闭，从而在孔的底部形成空隙，会导致薄膜材料与底电极接触不充分等问题，会极大地影响器件最终的性能。
[0004]在现有技术中，电化学具有很强的填孔能力，且适合这种底部为导电材料的深孔器件结构。对于现有电化学研究，在深孔中沉积纵向双层相变材料与选通管已经能够实现，但这种方式一个孔中仍只有一个存储单元，无法真正发挥电化学沉积高填孔能力，集成度较低。

技术实现思路

[0005]针对现有技术的以上缺陷或改进需求，本专利技术提供了一种三维相变存储器的制备方法及应用，其目的在于解决现有的基于电化学沉积制备三维相变存储器的方法无法在一个孔中制备多层存储单元，集成度较低的技术问题。
[0006]为了实现上述目的，第一方面，本专利技术提供了一种三维相变存储器的制备方法，包括以下步骤：
[0007]S1、在衬底上制备第一金属导电层；
[0008]S2、在第一金属导电层之上制备叠层；叠层包括多层堆叠的绝缘介质层，每相邻两层绝缘介质层之间均设置有第二金属导电层；
[0009]S3、在第一金属导电层和叠层中刻蚀纳米级孔径的深孔，且刻蚀深度大于或等于第一金属导电层与叠层的厚度之和；
[0010]S4、对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到相变单元层和第一电极层；其中，脉冲信号中任意相邻的两个脉冲的幅值不同；
[0011]S5、在深孔上方制备第二电极，从而得到三维相变存储器。
[0012]进一步优选地，上述脉冲信号为电压脉冲信号或电流脉冲信号；电压脉冲信号中的脉冲幅值范围为
‑
10～10V；电流脉冲信号中的脉冲幅值范围为
‑
10～10mA/cm2。
[0013]进一步优选地，上述脉冲信号为正、负脉冲交替的脉冲信号；其中，负脉冲的幅值绝对值小于或等于正脉冲的幅值。
[0014]进一步优选地，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔的径向方向上从外到内依次制备得到选通管层、相变单元层和第一电极层。
[0015]进一步优选地，步骤S4包括：对第一金属导电层施加脉冲信号，以在深孔中进行电化学沉积，从而在沿着深孔径向方向上从外到内依次制备得到选通管层、隔离层、相变单元层和第一电极层。
[0016]进一步优选地，在所述深孔中制备三维相变存储器的每一层时，将该层所对应的反应溶液加入到所述深孔中，对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积。
[0017]进一步优选地，选通管层所对应的反应溶液和相变单元层所对应的反应溶液中均添加有络合剂。
[0018]进一步优选地，选通管层为硫系材料；相变单元层的材料为硫系相变材料。
[0019]进一步优选地，选通管层的材料为碲化锗或硒化锗。
[0020]进一步优选地，相变单元层的材料为锗锑碲、碲化锑或碲化铋。
[0021]第二方面，本专利技术提供了一种三维相变存储器，采用本专利技术第一方面所提供的三维相变存储器的制备方法制备得到。
[0022]总体而言，通过本专利技术所构思的以上技术方案，能够取得以下有益效果：
[0023]1、本专利技术提供了一种三维相变存储器的制备方法，深孔的刻蚀深度大于或等于第一金属导电层与叠层的厚度之和，使得第一金属导电层为围绕深孔的环形形状，在此基础上，对第一金属导电层施加脉冲信号，其中，脉冲信号中任意相邻的两个脉冲的幅值不同，即在一个周期内对第一金属导电层施加两个幅值大小不同的脉冲，在高幅值脉冲下吸附生长，在低幅值脉冲下脱附，利用脱附在轴向与径向上的速率差异使得最终两个方向沉积速率差异，使得沉积材料在深孔内生长的轴向速率远快于径向速率，最终形成沿侧壁生长的材料，进而能够实现在沿着深孔径向方向上从外到内依次基于电化学沉积制备得到相变单元层和第一电极层，形成径向多层结构，上述设计使得沉积条件稳定可控，易于实现，可以实现对材料生长的精准调控；基于上述方法所得的三维相变存储器中任意相邻两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠。综上，本专利技术提供了一种适合沿侧壁生长的电化学沉积相变材料的方法，相比现有基于电化学沉积制备三维相变存储器的方法无法在一个孔中制备多层存储单元，充分发挥了电化学沉积高填孔能力，所得的三维相变存储器集成度较高。
[0024]2、进一步地，在本专利技术所提供的三维相变存储器的制备方法中，脉冲信号为正、负
脉冲交替的脉冲信号；由于电化学沉积过程中存在材料离子吸附和脱附的过程，在正电压下材料可以从溶液中的离子转变为沉积态，在负电压下材料可以从沉积态转变为溶液中的离子，而在脱附过程中由于侧壁存在，沿侧壁的脱附过程相对较慢，更加大了材料在径向与轴向上的生长速率差，更有利于材料沿侧壁生长，材料沉积的效果更好。
[0025]3、进一步地，在本专利技术所提供的三维相变存储器的制备方法中，通过调节沉积参数，如将脉冲幅值设定在沉积过程中不产生大量气体的前提下尽可能地大，或在选通管层所对应的反应溶液和相变单元层所对应的反应溶液中均添加络合剂，能够进一步优化材料的沉积质量，制备出成分稳定、致密、表面平整的相变单元层，更有利于在深孔中进行集成的过程中产生较好的接触。
[0026]4、进一步地，在本专利技术所提供的三维相变存储器的制备方法中，在选通管与相变材料之间还沉积了一层隔离层，以在不影响器件电学性能的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维相变存储器的制备方法，其特征在于，包括以下步骤：S1、在衬底上制备第一金属导电层；S2、在所述第一金属导电层之上制备叠层；所述叠层包括多层堆叠的绝缘介质层，每相邻两层所述绝缘介质层之间均设置有第二金属导电层；S3、在所述第一金属导电层和所述叠层中刻蚀纳米级孔径的深孔，且刻蚀深度大于或等于所述第一金属导电层与所述叠层的厚度之和；S4、对所述第一金属导电层施加脉冲信号，以在所述深孔中进行电化学沉积，从而在沿着所述深孔径向方向上从外到内依次制备得到相变单元层和第一电极层；其中，所述脉冲信号中任意相邻的两个脉冲的幅值不同；S5、在所述深孔的上方制备第二电极，从而得到三维相变存储器。2.根据权利要求1所述的三维相变存储器的制备方法，其特征在于，所述脉冲信号为正、负脉冲交替的脉冲信号；其中，负脉冲的幅值绝对值小于或等于正脉冲的幅值。3.根据权利要求1所述的三维相变存储器的制备方法，其特征在于，所述脉冲信号为电压脉冲信号或电流脉冲信号；所述电压脉冲信号中的脉冲幅值范围为
‑
10～10V；所述电流脉冲信号中的脉冲幅值范围为
‑
10～10mA/cm2。4.根据权利要求1
‑
3任意一项所述的三维相变存储器的制备方法，其特征在于，所述步骤S4包括...

【专利技术属性】
技术研发人员：童浩，高科，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：