集成的肖特基二极管相变存储器装置制造方法及图纸

一种非易失性存储器结构可以包括相变存储器，该相变存储器包括相变材料。所述非易失性存储器结构可以包括与相变存储器串联的肖特基二极管，其中肖特基二极管的肖特基势垒是相变存储器的表面。这可以通过适当选择用于相变存储器的接触的材料来实现。这可以产生集成二极管

【技术实现步骤摘要】
【国外来华专利技术】集成的肖特基二极管相变存储器装置

技术介绍

[0001]本专利技术涉及非易失性存储器，更具体地，涉及用于神经形态计算(neuromorphic computing)的忆阻装置(memristive device)。
[0002]“机器学习”用于广泛地描述从数据学习的电子系统的主要功能。在加速的机器学习和认知科学中，人工神经网络(ANN)是由动物的生物神经网络，特别是大脑，所启发的一族统计学习模型。ANN可以用于估计或近似依赖于大量输入并且通常未知的系统和功能。ANN结构、神经形态微芯片和超高密度非易失性存储器可以由被称为交叉式阵列(cross
‑
bar array)的高密度、低成本电路结构形成。一种基本的交叉式阵列配置包括一组导电行线和形成为与该组导电行线交叉的一组导电列线。两组导线之间的交叉部由所谓的交叉点装置分开，交叉点装置可以由薄膜材料形成。交叉点装置可以被实现为所谓的忆阻装置。忆阻装置的特性包括非易失性、存储可变电阻值的能力、以及使用电流或电压脉冲来调高或调低电阻的能力。

技术实现思路

[0003]一种非易失性存储器结构可以包括相变存储器，该相变存储器包括相变材料。所述非易失性存储器结构可以包括与相变存储器串联的肖特基二极管，其中肖特基二极管的肖特基势垒是相变存储器的表面。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0004]段落[0003]的非易失性存储器结构可以具有其中所述肖特基势垒作为所述相变材料与接触之间的界面。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0005]段落[0004]的非易失性存储器结构可具有选择接触，所述接触具有功函数比相变材料的功函数低0.3
‑
1eV的材料。这可以产生p型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0006]段落[0004]的非易失性存储器结构可具有选定接触，所述接触具有选自钛、钼、铝、钽、钨、锰、锆及铪的材料。这可以产生p型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0007]段落[0004]的非易失性存储器结构可具有选择接触，所述接触具有功函数比相变材料的功函数高0.3
‑
1eV的材料。这可以产生n型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0008]段落[0004]的非易失性存储器结构可具有选择接触，所述接触具有选自钼、氮化钛、钨、金、钴、铜、镍、钯和铱的材料。这可以产生n型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0009]一种非易失性存储器结构可以包括位于第一接触和第二接触之间的相变材料，其中第一接触和第二接触是不同的材料。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0010]段落[0009]的非易失性存储器结构可以具有其中所述肖特基势垒作为所述相变材料与接触之间的界面。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0011]段落【0010】的非易失性存储器结构可以选择具有功函数比相变材料的功函数低0.3
‑
1eV的材料的接触。这可以产生p型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0012]段落【0010】的非易失性存储器结构可以选择具有从钛、钼、铝、钽、钨、锰、锆和铪中选择的材料的接触。这可以产生p型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0013]段落【0010】的非易失性存储器结构可以选择具有功函数高于相变材料的功函数0.3
‑
1eV的材料的接触。这可以产生n型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0014]段落【0010】的非易失性存储器结构可以具有选择接触，该接触具有从钼、氮化钛、钨、金、钴、铜、镍、钯和铱中选择的材料。这可以产生n型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0015]一种非易失性存储器结构可以包括多条位线和多条字线。PCM存储器结构位于所述多个位线和所述多个字线之间。PCM存储器结构可以包括位于第一接触和第二接触之间的相变材料。第一接触和第二接触是不同的材料。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0016]段落【0015】的非易失性存储器结构可以具有肖特基势垒作为相变材料和接触之间的界面。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0017]段落【0016】的非易失性存储器结构可以选择具有功函数比相变材料的功函数低0.3
‑
1eV的材料的接触。这可以产生p型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0018]段落【0016】的非易失性存储器结构可以选择具有从钛、钼、铝、钽、钨、锰、锆和铪中选择的材料的接触。这可以产生p型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0019]段落【0016】的非易失性存储器结构可以选择具有功函数高于相变材料的功函数0.3
‑
1eV的材料的接触。这可以产生n型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0020]段落【0016】的非易失性存储器结构可以具有选择接触，该接触具有从钼、氮化钛、钨、金、钴、铜、镍、钯和铱中选择的材料。这可以产生n型集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0021]一种非易失性存储器结构可以包括多条位线和多条字线。PCM存储器结构位于所述多个位线和所述多个字线之间。PCM存储器结构可以包括相变材料和与相变存储器串联的肖特基二极管。肖特基二极管的肖特基势垒是相变存储器的表面。肖特基势垒是相变材料和接触之间的界面。这可以产生集成二极管
‑
存储器结构，其可以控制电流的方向性而不会对结构的占用面积造成不利影响。
[0022]段落[0021]的非易本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种非易失性存储器结构，包括：相变材料，位于第一接触与第二接触之间，其中所述第一接触和所述第二接触是不同的材料。2.根据权利要求1所述的结构，其中所述相变存储器的所述表面处的肖特基势垒是所述相变材料与所述第一接触之间的界面。3.根据权利要求2所述的结构，其中所述第一接触的材料的功函数比所述相变材料的功函数低0.3eV至1eV。4.根据权利要求2所述的结构，其中所述第一接触的材料选自由以下组成的组：钛、钼、铝、钽、钨、锰、锆和铪。5.根据权利要求2所述的结构，其中所述第一接触的材料的功函数比所...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：