半导体结构及半导体结构的制造方法技术

本公开实施例提供一种半导体结构及半导体结构的制造方法，半导体结构具有阵列区及外围区，且包括基底及基底上的第一介质层，基底和第一介质层横跨阵列区和外围区；电容接触结构，位于阵列区的第一介质层中，且由第一介质层露出；第一导电结构，位于外围区的第一介质层上；介质叠层，包括第二介质层和第二介质层上的第三介质层，第二介质层位于相邻第一导电结构之间以及覆盖第一导电结构表面；其中，第二介质层的材料与第一介质层材料相同，且与第三介质层的材料不同；第二导电结构，包括位于部分第三介质层上的第二部及与第二部相连的第一部，第一部贯穿介质叠层与第一导电结构接触。本公开实施例至少可以简化制造半导体结构的工艺步骤。的工艺步骤。的工艺步骤。

【技术实现步骤摘要】
半导体结构及半导体结构的制造方法


[0001]本公开实施例涉及半导体制造
，特别涉及一种半导体结构及半导体结构的制造方法。

技术介绍

[0002]随着动态存储器(Dynamic Random Access Memory，DRAM)的集成密度朝着更高的方向发展，对动态存储器阵列结构中晶体管等元件也朝着高密度方向发展，而相应使得晶体管等元件的特征尺寸不断缩小。然而，特征尺寸的缩小会导致用于连接两个不同的元件之间的接触插塞的距离较近或者需要采用多次沉积刻蚀的工艺形成接触插塞。
[0003]因此，如何精简制造半导体结构的工艺步骤的同时提高形成的半导体结构的良率，是本领域技术人员亟需考量的问题。

技术实现思路

[0004]本公开实施例提供一种半导体结构及半导体结构的制造方法，至少有利于简化半导体结构的制造工艺步骤。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底及位于所述基底上的第一介质层，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述第一介质层位于所述阵列区和所述外围区上；电容接触结构，位于所述阵列区上的所述第一介质层中，且所述第一介质层露出所述电容接触结构的顶面；第一导电结构，位于所述外围区上的所述第一介质层上；介质叠层，所述介质叠层至少包括第二介质层和第三介质层，所述第二介质层覆盖所述外围区上的所述第一介质层，且位于相邻所述第一导电结构之间，所述第三介质层覆盖部分所述第二介质层；其中，所述第一介质层的材料与所述第二介质层的材料相同，所述第二介质层的材料与所述第三介质层的材料不同；第二导电结构，所述第二导电结构位于所述外围区上，所述第二导电结构包括相连接的第一部以及第二部，所述第一部贯穿所述介质叠层与所述第一导电结构的顶面电接触，所述第二部位于部分所述第三介质层上。
[0006]在一些实施例中，所述第三介质层的底面高于未被所述第二部覆盖的所述第二介质层的顶面。
[0007]在一些实施例中，所述第三介质层的底面与未被所述第二部覆盖的所述第二介质层的顶面齐平；所述第二介质层的材料包括氮化物。
[0008]在一些实施例中，所述第三介质层覆盖所述第二介质层的整个顶面，其中，未被所述第二部覆盖的所述第三介质层的顶面低于所述第二部的底面。
[0009]在一些实施例中，所述介质叠层还包括：第四介质层，位于所述第三介质层与所述第二部之间，所述第四介质层的材料与所述第三介质层的材料不同。
[0010]在一些实施例中，还包括：电容器，所述电容器与所述电容接触结构的顶面接触。
[0011]根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方
法，包括：提供基底，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述基底上形成有第一介质层，所述阵列区上的所述第一介质层中形成有电容接触结构，且所述第一介质层露出所述电容接触结构的顶面，所述外围区上的所述第一介质层上形成有第一导电结构；形成介质叠层，所述介质叠层至少包括第二介质层以及第三介质层，所述第二介质层位于所述第一介质层与所述第三介质层之间，且填充相邻所述第一导电结构之间的间隙；其中，所述第二介质层的材料与所述第一介质层的材料相同，所述第二介质层的材料与所述第三介质层的材料不同；图形化所述外围区上的所述介质叠层，以形成第一凹槽，所述第一凹槽底部露出所述第一导电结构；形成导电层，所述导电层覆盖所述介质叠层的顶面，且填充满所述第一凹槽；图形化所述外围区上的所述导电层和所述第三介质层，且去除所述阵列区上的所述导电层及所述介质叠层，以形成位于所述第三介质层中的第二凹槽，并保留位于所述第一凹槽中的所述导电层作为第一部，保留位于剩余所述介质叠层顶面的所述导电层作为第二部，所述第一部与所述第二部相连并构成第二导电结构。
[0012]在一些实施例中，图形化所述外围区上的所述导电层和所述第三介质层的步骤还包括：图形化所述外围区上的所述第二介质层，所述第二凹槽的底面位于所述第二介质层中，且所述第二凹槽的底面高于所述第一导电结构的顶面。
[0013]在一些实施例中，所述第二介质层的材料包括氮化物；形成所述第二凹槽和所述第二导电结构的步骤包括：图形化所述外围区上的所述导电层和所述第三介质层，并去除所述阵列区上的所述导电层和所述第三介质层；采用磷酸去除所述阵列区上的所述第二介质层。
[0014]在一些实施例中，所述介质叠层还包括第四介质层，所述第四介质层覆盖所述第三介质层的顶面，所述第四介质层的材料与所述第三介质层的材料不同；形成所述第二凹槽和所述第二导电结构的步骤还包括：图形化所述外围区上的所述第四介质层，且去除所述阵列区上的所述第四介质层。
[0015]在一些实施例中，还包括：形成电容器，所述电容器与所述电容接触结构的顶面接触。
[0016]本公开实施例提供的技术方案至少具有以下优点：
[0017]本公开实施例提供的半导体结构，在第一导电结构与第二导电结构之间设置有介质叠层，介质叠层包括位于外围区上的第一介质层上的第二介质层及位于部分第二介质层上的第三介质层；其中，第一介质层的材料与第二介质层的材料相同，如此，第一介质层与第二介质层之间的黏附性能较好；第二介质层的材料与第三介质层的材料相同，如此，同一刻蚀工艺对第二介质层和第三介质层的刻蚀速率不同，有利于控制刻蚀停止时间；此外，相关技术中，分步骤进行电容接触结构上的介质层去除，以及图形化第一导电结构上的介质层以形成第二导电结构，本公开实施例通过设置有介质叠层，利用介质叠层中不同膜层的材料不同，不同材料构成的膜层被刻蚀速率不同，且基于刻蚀负载效应，可在同一工艺中进行阵列区上介质叠层的去除和外围区上介质叠层的图形化处理，如此，可以降低工艺复杂度。
附图说明
[0018]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说
明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为本公开一实施例提供的一种半导体结构的俯视图；
[0020]图2为图1提供的一种半导体结构的第一种剖面结构示意图；
[0021]图3为图1提供的半导体结构的第二种剖面结构示意图；
[0022]图4为图1提供的半导体结构的第三种剖面结构示意图；
[0023]图5为本公开一实施例提供的另一种半导体结构中电容器及第二导电结构所在层的俯视图；
[0024]图6为图5提供的另一种半导体结构的第一种剖面结构示意图；
[0025]图7为图5提供的另一种半导体结构的第二种剖面结构示意图；
[0026]图8为图5提供的另一种半导体结构的第三种剖面结构示意图；
[0027本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底及位于所述基底上的第一介质层，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述第一介质层位于所述阵列区和所述外围区上；电容接触结构，位于所述阵列区上的所述第一介质层中，且所述第一介质层露出所述电容接触结构的顶面；第一导电结构，位于所述外围区上的所述第一介质层上；介质叠层，所述介质叠层至少包括第二介质层和第三介质层，所述第二介质层覆盖所述外围区上的所述第一介质层，且位于相邻所述第一导电结构之间，所述第三介质层覆盖部分所述第二介质层；其中，所述第一介质层的材料与所述第二介质层的材料相同，所述第二介质层的材料与所述第三介质层的材料不同；第二导电结构，所述第二导电结构位于所述外围区上，所述第二导电结构包括相连接的第一部以及第二部，所述第一部贯穿所述介质叠层与所述第一导电结构的顶面电接触，所述第二部位于部分所述第三介质层上。2.根据权利要求1所述的半导体结构，其特征在于，所述第三介质层的底面高于未被所述第二部覆盖的所述第二介质层的顶面，且未被所述第二部覆盖的所述第二介质层的顶面高于所述第一导电结构的顶面。3.根据权利要求1所述的半导体结构，其特征在于，所述第三介质层的底面与未被所述第二部覆盖的所述第二介质层的顶面齐平；所述第二介质层的材料包括氮化物。4.根据权利要求3所述的半导体结构，其特征在于，所述第三介质层覆盖所述第二介质层的整个顶面，其中，未被所述第二部覆盖的所述第三介质层的顶面低于所述第二部的底面。5.根据权利要求1所述的半导体结构，其特征在于，所述介质叠层还包括：第四介质层，位于所述第三介质层与所述第二部之间，所述第四介质层的材料与所述第三介质层的材料不同。6.根据权利要求1所述的半导体结构，其特征在于，还包括：电容器，所述电容器与所述电容接触结构的顶面接触。7.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底包括阵列区以及位于所述阵列区外围的外围区，所述阵列区和所述外围区上形成有第一介质层，所述阵列区上的所述第一介质层中形成有电容接触结构，且所述...

【专利技术属性】
技术研发人员：赵地，杨志，李浩然，符玉绒，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：