一种改善外延层有效厚度的重掺基板的制备方法技术

本发明专利技术公开了一种改善外延层有效厚度的重掺基板的制备方法，对所述重掺基板进行热处理；所述热处理包括以下步骤：S1.升温至预热温度：以20～90℃/S速率将所述重掺基板升温至600～670℃，保持5～10s；S2.快速升温：以20～90℃/S速率快速升温至1070～1180℃，然后保持5～20s；S3.快速降温：以20～50℃/S速率快速降温至600～670℃；S4.降温至室温：继续降温至室温。本申请通过对重掺基板采用一种特殊的快速热处理方法，有效的消除了基板内部缺陷对于外延层有效厚度的影响，改善了器件的电性参数，提高了晶棒的利用率，尤其是对于重掺基板的薄外延层产品良率具有显著的提升。外延层产品良率具有显著的提升。外延层产品良率具有显著的提升。

【技术实现步骤摘要】
一种改善外延层有效厚度的重掺基板的制备方法


[0001]本专利技术属于硅晶圆加工
，具体涉及一种改善外延层有效厚度的重掺基板的制备方法。

技术介绍

[0002]硅外延片主要应用在超大规模集成电路和功率器件中，现在已经越来越受到人们的重视。但是随着基板直径的不断增大，重掺基板上生长的外延层的电阻率和厚度的均匀性也越来越难以控制。如何从工艺优化的角度去改善外延层的电参数已成为器件制造过程中的重要课题。
[0003]根据外延经验和扩散理论，使用重掺基板的外延，基板的自掺杂效应会使得外延电阻率的径向和纵向分布均匀性及可控性变差，外延中的气相自掺杂和固态扩散也将使外延的电阻率不易控制，硅片片内和片间电阻率的均匀性都变差。大量研究表明气相自掺杂是导致外延电阻率均匀性变差的主要原因，业界已经有很多技术来改善，比如采用背封技术，优化气流及温场分布及高温预处理抛光晶片等，但是针对固态扩散对外延片的影响研究较少。
[0004]固态扩散效应是由于抛光片基板的杂质向外延层中进行扩散，同时外延层中的杂质也向基板中进行扩散。而在重掺基板上生长外延，就会使基板中的掺杂物向外延层扩散，可能导致在过渡界面处形成较宽的过渡区，而较宽的过渡区可能造成结(基板和外延层的接触区域)向外延层推进，进一步导致外延层的有效厚度减小。
[0005]外延层有效厚度减小的区域将直接降低对应区域的电阻值，导致器件耐压偏小，即降低了器件反向击穿电压，使得整片电参数不均匀。此外，外延层有效厚度的不均匀会使后道的扩散隔离区等工艺变得困难，严重时外延层偏厚的区域会隔离不通或偏薄的区域未能形成隔离，造成部分区域的器件失效。
[0006]晶体生长和后续热制程都可能会造成过多的插入型硅原子在一些成核位置上析出形成缺陷，并且常出现环状分布。这种缺陷会改变基板中掺杂物的扩散系数，进而影响外延层的有效厚度，使最终电性测试出现环状的BVdss(如图1)Fail。而且外延常用的SRP(Spreading Resistance Profile，扩展探针法)无法在薄外延时有效明晰的发现此种异常，只有在测试由重掺基板的薄外延层制作的器件电性参数时才能够发生异常，造成资源的严重浪费。而本申请提供可一种热处理方法，可以使重掺基板消除这种缺陷带来的影响，改善外延层的电性参数。

技术实现思路

[0007]本专利技术的目的就在于为解决现有技术的不足而提供一种改善外延层有效厚度的重掺基板的制备方法，通过该方法可以消除基板内部缺陷对外延片有效深度的影响，彻底改善器件环状BVdss fail的现象。此方法对重掺基板的薄外延层(EPI THK≤10um)改善效果尤其有效。
[0008]本专利技术的目的是以下述技术方案实现的：
[0009]一种改善外延层有效厚度的重掺基板的制备方法，对所述重掺基板进行热处理；所述热处理包括以下步骤：
[0010]S1.升温至预热温度：以20～90℃/S速率将所述重掺基板升温至600～670℃，保持5～10s；
[0011]S2.快速升温：以20～90℃/S速率快速升温至1070～1180℃，然后保持5～20s；
[0012]S3.快速降温：以20～50℃/S速率快速降温至600～670℃；
[0013]S4.降温至室温：继续降温至室温；
[0014]步骤S1～S4在惰性气氛下进行。
[0015]优选的，所述重掺基板为重掺硼基板。
[0016]优选的，步骤S1惰性气体流速为20～40L/min；
[0017]步骤S2惰性气体流速为20～40L/min；
[0018]步骤S3惰性气体流速为40～100L/min；
[0019]步骤S4惰性气体流速为40～100L/min。
[0020]优选的，所述重掺基板的厚度700～800μm，直径200～300mm。
[0021]优选的，所述重掺基板待生长外延层的厚度≤10μm。
[0022]优选的，所述惰性气氛为氦气、氮气或氩气。
[0023]本申请通过对重掺基板采用一种特殊的快速热处理方法，有效的消除了基板内部缺陷对于外延层有效厚度的影响，改善了器件的电性参数，提高了晶棒的利用率，尤其是对于重掺基板的薄外延层产品良率具有显著的提升(现有技术中重掺基板的薄外延层产品良率约在65％左右，经过本申请热处理优化改良后，产品良率达到100％，客户再无反馈BVdss异常事件)。
附图说明
[0024]图1是使用现有技术制作的重掺基板生长外延后，客户端的CP(Chip Probe)Map；
[0025]图2是使用现有技术制作的重掺基板和热处理后的重掺基板，外延后SIMS结果对比；
[0026]图3是热处理后的重掺基板生长外延后，客户端的CP Map。
具体实施方式
[0027]晶体生长或后续热制程都可能会造成过多的插入型硅原子在一些成核位置上析出形成缺陷，这种缺陷可以改变基板中掺杂物的扩散系数，进而影响外延片的有效厚度，导致器件最终出现环状的BVdss fail。因为外延常用的SRP(Spreading Resistance Profile，扩展探针法)无法在薄外延时有效明晰的发现此种异常，故本专利技术采用对掺杂浓度更敏感的SIMS(Secondary Ion Mass Spectrometry，二次离子质谱法)来监控基板掺杂物向外延层扩散的状况(图2)。
[0028]在上述基础上，本专利技术提供了一种改善外延层有效厚度的重掺基板的制备方法，在于对重掺基板进行热处理；本申请重掺基板一般指电阻值<0.5ohm
·
cm的基板。
[0029]其中热处理具体包括以下步骤：
[0030]S1.升温至预热温度：将待外延的重掺基板以20～90℃/S速率升温至600～670℃，保持5～10s；
[0031]S2.快速升温：以20～90℃/S速率快速升温至1070～1180℃，然后保持5～20s；
[0032]S3.快速降温：以20～50℃/S速率快速降温至600～670℃；
[0033]S4.降温至室温：继续降温至室温；
[0034]步骤S1～S4在惰性气氛下进行，惰性气体包括但不限于氦气、氮气和氩气。
[0035]轻掺基板广泛应用于大规模集成电路的制造，也有部分用作硅外延片的衬底材料，所以一般采用快速热处理(RTP)技术得到一个表面洁净区域，以便直接在基板上制造器件。重掺基板一般用作硅外延片的衬底材料，器件直接制作在外延层上，基板一般不采用RTP技术处理。并且，重掺磷、锑、砷的基板也无法通过RTP技术得到理想的氧析出物浓度和表面洁净区。
[0036]然而申请人在实际生产中发现重掺基板外延后尤其是薄外延制作的芯片在电性测试中经常出现环状的BVdss Fail，而且采用常规的扩展探针法也无法发现重掺基板外延片出现何种异常。当申请人采用更敏感的SIMS法进行检测时，发现重掺基板外延片的外延层有效厚度减少，推本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善外延层有效厚度的重掺基板的制备方法，其特征在于，对所述重掺基板进行热处理；所述热处理包括以下步骤：S1.升温至预热温度：以20～90℃/S速率将所述重掺基板升温至600～670℃，保持5～10s；S2.快速升温：以20～90℃/S速率快速升温至1070～1180℃，然后保持5～20s；S3.快速降温：以20～50℃/S速率快速降温至600～670℃；S4.降温至室温：继续降温至室温；步骤S1～S4在惰性气氛下进行。2.如权利要求1所述的改善外延层有效厚度的重掺基板的制备方法，其特征在于，所述重掺基板为重掺硼基板。3.如权利要求1所述的改善外延层有效厚度的重掺基...

【专利技术属性】
技术研发人员：吴泓明，钟佑生，李云鹏，王文博，
申请(专利权)人：郑州合晶硅材料有限公司，
类型：发明
国别省市：