【技术实现步骤摘要】
【国外来华专利技术】具有共享外延层的堆叠垂直传输场效应晶体管逻辑门结构
技术介绍
[0001]本申请涉及半导体,更具体地,涉及用于形成半导体结构的技术。半导体和集成电路芯片在许多产品中已经变得普遍存在,特别是当它们在成本和尺寸上持续降低时。持续需要减小结构特征的尺寸和/或对于给定芯片尺寸提供更大量的结构特征。通常,小型化允许以较低功率水平和较低的成本来提高性能。目前的技术处于或接近某些微型器件的原子级尺度,例如逻辑门、场效应晶体管(FET)和电容器。
技术实现思路
[0002]本专利技术的实施例提供了用于形成具有共享外延层的堆叠垂直传输场效应晶体管(VTFET)逻辑门结构的技术。
[0003]在一个实施例中,半导体结构包括两个或更多个垂直鳍、围绕两个或更多个垂直鳍中的给定一个的底部部分的底部外延层、围绕两个或更多个垂直鳍中的给定一个的顶部部分的顶部外延层、围绕两个或更多个垂直鳍中的给定一个的中间部分的共享外延层以及接触底部外延层和顶部外延层的连接层,连接层被设置到两个或更多个垂直鳍的横向侧。
[0004]在另一实施例中,一种形成半导体结构的方法包括形成两个或更多个垂直鳍,形成围绕所述两个或更多个垂直鳍中的给定一个垂直鳍的底部部分的底部外延层,形成围绕所述两个或更多个垂直鳍中的所述给定一个垂直鳍的顶部部分的顶部外延层,形成围绕所述两个或更多个垂直鳍中的所述给定一个垂直鳍的中间部分的共享外延层,以及形成接触所述底部外延层和所述顶部外延层的连接层,所述连接层被设置到所述两个或更多个垂直鳍的横向侧。
[0005]在另一实施例中,反 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体结构,包括:两个或更多个垂直鳍;底部外延层,其围绕所述两个或更多个垂直鳍中的给定一个垂直鳍的底部部分;顶部外延层,其围绕所述两个或更多个垂直鳍中的所述给定一个垂直鳍的顶部部分;共享外延层,其围绕所述两个或更多个垂直鳍中的所述给定一个垂直鳍的中间部分;以及连接层,其接触所述底部外延层和所述顶部外延层,所述连接层被设置到所述两个或更多个垂直鳍的横向侧。2.根据权利要求1所述的半导体结构,其中:所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述底部外延层与所述共享外延层之间的第一区域包括用于四沟道垂直传输场效应晶体管的第一鳍沟道;所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述共享外延层与所述顶部外延层之间的第二区域包括用于所述四沟道垂直传输场效应晶体管的第二鳍沟道;共享外延层,包括用于所述四沟道垂直传输场效应晶体管的所述第一鳍沟道和所述第二鳍沟道的共享源极区;以及所述底部外延层和所述顶部外延层包括用于所述四沟道垂直传输场效应晶体管的所述第一鳍沟道和所述第二鳍沟道的漏极区。3.根据权利要求2所述的半导体结构,其中,所述连接层将所述第一鳍沟道和所述第二鳍沟道的所述漏极区连接到反相器逻辑门的输出。4.根据权利要求1所述的半导体结构,其中:所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述底部外延层与所述共享外延层之间的第一区域包括用于双沟道垂直传输场效应晶体管的第一鳍沟道;所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述共享外延层与所述顶部外延层之间的第二区域包括用于所述双沟道垂直传输场效应晶体管的第二鳍沟道;共享外延层,包括用于所述双沟道垂直传输场效应晶体管的所述第一鳍沟道和所述第二鳍沟道的共享源极区;以及所述底部外延层和所述顶部外延层包括用于所述双沟道垂直传输场效应晶体管的所述第一鳍沟道和所述第二鳍沟道的漏极区。5.根据权利要求4所述的半导体结构,其中,所述双沟道垂直传输场效应晶体管包括p型场效应晶体管,并且其中,所述连接层将所述第一鳍沟道和所述第二鳍沟道的所述漏极区连接到两输入NAND逻辑门的输出。6.根据权利要求4所述的半导体结构,其中,所述两沟道垂直传输场效应晶体管包括n型场效应晶体管,并且其中,所述连接层将所述第一鳍沟道和所述第二鳍沟道的所述漏极区连接到两输入NOR逻辑门的输出。7.根据权利要求1所述的半导体结构,其中:所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述底部外延层与所述共享外延层之间的第一区域包括用于第一单沟道垂直传输场效应晶体管的鳍沟道;所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述共享外延层与所述顶部外延层之间的第二区域包括用于第二单沟道垂直传输场效应晶体管的鳍沟道;
所述共享外延层包括用于所述第一单沟道垂直传输场效应晶体管和所述第二单沟道垂直传输场效应晶体管的共享源极区;所述底部外延层包括所述第一单沟道垂直传输场效应晶体管的漏极区;以及所述顶部外延层包括用于所述第二单沟道垂直传输场效应晶体管的漏极区。8.根据权利要求7所述的半导体结构,其中,所述第一单沟道垂直传输场效应晶体管和所述第二单沟道垂直传输场效应晶体管包括p型场效应晶体管,并且其中,所述连接层将所述第一单沟道垂直传输场效应晶体管的漏极区和所述第二单沟道垂直传输场效应晶体管的漏极区连接到三输入NAND逻辑门的输出。9.根据权利要求7所述的半导体结构,其中,所述第一单沟道垂直传输场效应晶体管和所述第二单沟道垂直传输场效应晶体管包括n型场效应晶体管,并且其中,所述连接层将所述第一单沟道垂直传输场效应晶体管的漏极区和所述第二单沟道垂直传输场效应晶体管的漏极区连接到三输入NOR逻辑门的输出。10.根据权利要求1所述的半导体结构,其中:所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述底部外延层与所述共享外延层之间的第一区域包括用于双沟道垂直传输场效应晶体管的第一鳍沟道;所述两个或更多个垂直鳍中的所述给定一个垂直鳍的在所述共享外延层与所述顶部外延层之间的第二区域包括用于所述双沟道垂直传输场效应晶体管的第二鳍沟道;所述共享外延层包括用于所述双沟道垂直传输场效应晶体管的共享源极区;以及所述底部外延层和所述顶部外延层包括所述双沟道垂直传输场效应晶体管的漏极区。11.根据权利要求10所述的半导体结构,其中,所述双沟道垂直传输场效应晶体管包括p型场效应晶体管,并且其中,所述连接层将所述双沟道垂直传输场效应晶体管的漏极区连接至三输入NAND逻辑门的输出。12.根据权利要求10所述的半导体结构,其中,所述双沟道垂直传输场效应晶体管包括n型场效应晶体管,并且其中,所述连接层将所述双沟道垂直传输场效应晶体管的漏极区连接至三输入NOR逻辑门的输出。13.一种形成半导体结构的方法,包括:形成两个或更多个垂直鳍;形成围绕所述两个或更多个垂直鳍中的给定一个垂直鳍的底部部分的底部外延层;形成围绕所述两个或更多个垂直鳍中的所述给定一个垂直鳍的顶部部分的顶部外延层;形成围绕所述两个或更多个垂直鳍中的所述给定一个垂直鳍的中间部分的共享外延层;以及形成接触所述底部外延层和所述顶部外延层的连接层,所述连接层被设置到所述两个或更多个垂直鳍的横向侧。14.根据权利要求13所述的方法,其中,所述底部外延层和所述顶部外延层包括逻辑门的至少一个垂直传输场效应晶体管的漏极区。15.根据权利要求14所述的方法,其中,所述连接层将所述至少一个垂直传输场效应晶体管的所述漏极区连接到所述逻辑门的输出。16.一种反相器逻辑门,包括:
四沟道n型场效应晶体管,所述四沟道n型场效应晶体管包括两个垂直鳍,每个垂直鳍包括围绕所述两个垂直鳍的底部部分的底部外延层、围绕所述两个垂直鳍的顶部部分的顶部外延层、以及围绕所述两个垂直鳍的中间部分的共享外延层;四沟道p型场效应晶体管,所述四沟道p型场效应晶体管包括两个垂直鳍,每个垂直鳍包括围绕所述两个垂直鳍的底部部分的底部外延层、围绕所述两个垂直鳍的顶部部分的顶部外延层、以及围绕所述两个垂直鳍的中间部分的共享外延层;以及连接层,接触所述四沟道n型场效应晶体管和所述四沟道p型场效应晶体管的所述底部外延层和所述顶部外延层。17.如权利要求16所述的反相器逻辑门,还包括:所述反相器逻辑门的输入,其连接到所述四沟道n型场效应晶体管和所述四沟道p型场效应晶体管的栅极体,所述栅极堆叠体围绕所述两个垂直鳍的在所述底部外延层与所述共享外延层之间以及在所述共享外延层与所述顶部外延层之间的部分;所述反相器逻辑门的输出,连接到所述四沟道n型场效应晶体管和所述四沟道p型场效应晶体管的底部外延层和顶部外延层;第一接触体,连接到所述四沟道p型场效应晶体管的共享外延层;以及第二接触体,其连接到所述四沟道n型场效应晶体管的共享外延层。18.一种双输入逻辑门,包括:两个双沟道n型场效应晶体管,所述两个双沟道n型场效应晶体管包括两个垂直鳍,每个垂直鳍包括围绕所述两个垂直鳍的底部部分的底部外延层、围绕所述两个垂直鳍的顶部部分的顶部外延层、以及围绕所述两个垂直鳍的中间部分的共享外延层;两个双沟道p型场效应晶体管,其包括两个垂直鳍,每个垂直鳍包括围绕所述两个垂直鳍的底部部分的底部外延层、围绕所述两个垂直鳍的顶部部分的顶部外延层以及围绕所述两个垂直鳍的中间部分的共享外延层;以及连接层,其接触(i)所述两个双沟道n型场效应晶体管和(ii)所述两个双沟道p型场效应晶体管中的一个的底部外延层和所述顶部外延层。19.根据权利要求18所述的双输入逻辑门,其中,所述双输入逻辑门包括双输入NAND逻辑门,且所述双输入逻辑门进一步包括:所述双输入NAND逻辑门的第一输入,其连接到所述两个双沟道n型场效应晶体管中的第一个和所述两个双沟道p型场效应晶体管中的第一个的栅极...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。