一种高EAS的VDMOS器件及其制备方法技术

本发明专利技术涉及VDMOS器件技术领域，具体公开了一种高EAS的VDMOS器件及其制备方法，包括：步骤1、在N型衬底上制作N型外延层；步骤2、在N型外延层上进行P型离子的注入，形成P条；步骤3、重复步骤1和2，并对多个N型外延层上形成的多个P条进行高温推结，形成P柱，多个N型外延层和P柱形成具备不同掺杂浓度的漂移区；其中，不同掺杂浓度的漂移区包括多个浓度区域，多个浓度区域的掺杂浓度由衬底到栅极一侧逐渐降低。雪崩电流在漂移区靠近N型衬底时就由P区转向了N区，雪崩电流的转折点离P体区的距离较远，可使P体区的电流密度更小，通过改变电流路径抑制了寄生晶体管的开启，从而使雪崩能量提升。升。升。

【技术实现步骤摘要】
一种高EAS的VDMOS器件及其制备方法


[0001]本专利技术涉及VDMOS器件
，更具体地说，本专利技术涉及一种高EAS的VDMOS器件及其制备方法。

技术介绍

[0002]VDMOS是声效应功率晶体管器件，高EAS的VDMOS器件指的是具有高雪崩能量的声效应功率晶体管器件；在实际使用时，VDMOS器件失效的一部分原因是由于雪崩电流引起寄生晶体管开启，如图1所示，VDMOS器件的的源区7、P体区8和N漂移区5形成了NPN晶体管，出现雪崩击穿时，VDMOS器件会在a点附近区域产生击穿，雪崩电流会通过a点经过P体区8到达源区金属层，寄生晶体管开启后，雪崩电流会被放大，漏电流增加，会导致温度升高，而使得P体区8横向上存在的寄生电阻增大，寄生电阻会产生热量，则温度会进一步升高，从而使得器件失效。因此，为了使寄生晶体管难以开启，有必要提出一种高EAS的VDMOS器件及其制备方法，以至少部分地解决现有技术中存在的问题。

技术实现思路

[0003]在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0004]为至少部分地解决上述问题，本专利技术提供了一种高EAS的VDMOS器件及其制备方法，包括：S100、在N型衬底上制作N型外延层；S200、在N型外延层上进行P型离子的注入，形成P条；S300、重复步骤S100和S200，并对多个N型外延层上形成的多个P条进行高温推结，形成P柱，多个N型外延层和P柱形成具备不同掺杂浓度的漂移区；其中，不同掺杂浓度的漂移区包括多个浓度区域，多个浓度区域的掺杂浓度由衬底到栅极一侧逐渐降低。
[0005]优选的是，所述多个浓度区域至少包括：第一浓度区域和第二浓度区域，第一浓度区域中的N型外延层的掺杂浓度大于第二浓度区域中的N型外延层的掺杂浓度，第一浓度区域中P型离子注入浓度大于第二浓度区域中P型离子注入浓度。
[0006]优选的是，所述第一浓度区域的制备包括：在N型衬底上依次制作多层具有第一掺杂浓度的N型外延层；利用掩膜板在每一个具有第一掺杂浓度的N型外延层上注入具有第一浓度的P型离子，每一个具有第一掺杂浓度的N型外延层上均形成第一浓度的P条。
[0007]优选的是，所述第二浓度区域的制备包括：在位于靠近栅极一侧的第一浓度区域表面依次制作多层具有第二掺杂浓度的N型外延层；
利用掩膜板在每一个具有第二掺杂浓度的N型外延层上注入具有第二浓度的P型离子，每一个具有第二掺杂浓度的N型外延层上均形成第二浓度的P条。
[0008]优选的是，在N型衬底上依次制作的具有第一掺杂浓度的N型外延层的层数为三层，其中，第二层和第三层的厚度均小于第一层的厚度。
[0009]优选的是，在位于靠近栅极一侧的第一浓度区域表面依次制作的具有第二掺杂浓度的N型外延层的层数为四层，其中，第一层、第二层以及第三层的厚度均大于第四层的厚度。
[0010]优选的是，所述N型外延层的第一掺杂浓度和P型离子的第一浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第一掺杂浓度的关系曲线；第一掺杂浓度和第一浓度的变化按照电荷平衡状态下的浓度的倍数进行增加或减小；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的N型外延层的第一掺杂浓度和P型离子的第一浓度。
[0011]优选的是，所述N型外延层的第二掺杂浓度和P型离子的第二浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第二掺杂浓度的关系曲线；第二掺杂浓度和第二浓度的变化按照电荷平衡状态下的浓度的倍数进行增加或减小；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的N型外延层的第二掺杂浓度和P型离子的第二浓度。
[0012]优选的是，所述S300中，对多个N型外延层上形成的多个P条进行高温推结的温度通过下述方法确定：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；其中工艺参数包括：高温推结的温度、多个浓度区域中的N型外延层的掺杂浓度和P型离子注入浓度、栅极厚度以及栅极长度；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于高温推结温度的关系曲线；利用击穿电压和比导通电阻之间的关系曲线确定高温推结的温度。
[0013]一种高EAS的VDMOS器件，包括：依次设置的N型衬底、漂移区、P体区以及栅极，两个栅极之间形成源区；其中，所述漂移区由多层N型外延层和P柱形成，所述漂移区包括：由N型衬底向栅极一侧掺杂浓度逐渐降低的多个浓度区域；所述N型衬底背离漂移区的表面设有第一金属层，所述栅极的表面设有第二金属层。
[0014]相比现有技术，本专利技术至少包括以下有益效果：本专利技术所述的高EAS的VDMOS器件及其制备方法通过采用多次制作N型外延层和P型离子的注入，形成由N型衬底向栅极一侧掺杂浓度逐渐降低的漂移区；多个N型外延层的
总厚度满足需满足耐压要求，通过高温推结将多个P条形成P柱；离子注入不需要较高的温度，且横向扩散较小，有利于减小器件的比导通电阻；步骤S100和S200的重复次数越多，则相同掺杂浓度的浓度区域进行高温推结后得到的掺杂浓度越均匀；上述方法在进行每一次N型外延层的制作和P型离子注入时，都可根据需要调整N型外延层的掺杂浓度和P型离子的注入剂量，能够依据实际器件的使用需求进行设计，提升设计灵活性；对于上述方法形成的器件进行了工艺仿真模拟，雪崩电流在漂移区靠近N型衬底时就由P区转向了N区，也就是相比于现有技术而言，雪崩电流的转折点离P体区的距离较远，可以使得P体区的电流密度更小，通过改变电流路径抑制了寄生晶体管的开启，从而能够使得雪崩能量有所提升。
[0015]本专利技术所述的高EAS的VDMOS器件及其制备方法，本专利技术的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本专利技术的研究和实践而为本领域的技术人员所理解。
附图说明
[0016]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为现有技术中VDMOS器件形成的NPN晶体管示意图；图2为现有技术中VDMOS器件的漂移区均匀掺杂浓度的结构示意图；图3为本专利技术所述的高EAS的VDMOS器件的制备方法的流程图；图4为本专利技术所述的高EAS的VDMOS器件的制备方法中制作第一层N型外延层的结构示意图；图5为本专利技术所述的高EAS的VDMOS器件的制备方法中制作垫氧化层的结构示意图；图6为本专利技术所述的高EAS的VDMOS器件的制备方法中利用掩膜板注入P型离子的示意图；图7为本专利技术所述的高EAS的VDMOS器件的制备方法中第一次注入P型离子形成的P条示意图；图8本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高EAS的VDMOS器件的制备方法，其特征在于，包括：S100、在N型衬底上制作N型外延层；S200、在N型外延层上进行P型离子的注入，形成P条；S300、重复步骤S100和S200，并对多个N型外延层上形成的多个P条进行高温推结，形成P柱，多个N型外延层和P柱形成具备不同掺杂浓度的漂移区；其中，不同掺杂浓度的漂移区包括多个浓度区域，多个浓度区域的掺杂浓度由N型衬底到栅极一侧逐渐降低。2.根据权利要求1所述的高EAS的VDMOS器件的制备方法，其特征在于，所述多个浓度区域至少包括：第一浓度区域和第二浓度区域，第一浓度区域中的N型外延层的掺杂浓度大于第二浓度区域中的N型外延层的掺杂浓度，第一浓度区域中P型离子注入浓度大于第二浓度区域中P型离子注入浓度。3.根据权利要求2所述的高EAS的VDMOS器件的制备方法，其特征在于，所述第一浓度区域的制备包括：在N型衬底上依次制作多层具有第一掺杂浓度的N型外延层；在每一个具有第一掺杂浓度的N型外延层上注入具有第一浓度的P型离子，每一个具有第一掺杂浓度的N型外延层上均形成第一浓度的P条。4.根据权利要求2所述的高EAS的VDMOS器件的制备方法，其特征在于，所述第二浓度区域的制备包括：在位于靠近栅极一侧的第一浓度区域表面依次制作多层具有第二掺杂浓度的N型外延层；在每一个具有第二掺杂浓度的N型外延层上注入具有第二浓度的P型离子，每一个具有第二掺杂浓度的N型外延层上均形成第二浓度的P条。5.根据权利要求3所述的高EAS的VDMOS器件的制备方法，其特征在于，在N型衬底上依次制作的具有第一掺杂浓度的N型外延层的层数为三层，其中，第二层和第三层的厚度均小于第一层的厚度。6.根据权利要求4所述的高EAS的VDMOS器件的制备方法，其特征在于，在位于靠近栅极一侧的第一浓度区域表面依次制作的具有第二掺杂浓度的N型外延层的层数为四层，其中，第一层、第二层以...

【专利技术属性】
技术研发人员：赵喜高，倪英杰，
申请(专利权)人：广东可易亚半导体科技有限公司，
类型：发明
国别省市：